


FCEE - LEIARQUITETURA DE COMPUTADORES

Sofia Inácio | Dionísio Barros | Pedro Camacho | Dino Vasconcelos 2023/2024

TRABALHO PRÁTICO 1



Trabalho realizado por:

Ana Leonor Freitas - n°2081821 Diogo Miguel Paixão - n°2079921

Índice

Introdução	2
Objetivos	2
Desenvolvimento	2
1. Periférico de Entrada	2
2. Periférico de Saída	2
3. Multiplexer do Banco de Registos (Mux R)	3
4. Banco de Registos	3
5. Unidade Lógica e Aritmética (ALU)	3
6. Registo de Flags	4
7. Contador de Programa (PC)	4
8. Multiplexer do Contador de Programa (Mux_PC)	4
9. ROM de Descodificação (ROM)	5
 Memória de Instruções 	5
11. Memória de Dados (RAM)	5
12. Processador e Placa-Mãe	6
Discussão de resultados	6
Conclusão	6
Bibliografia	6

Introdução

No primeiro trabalho prático de Arquitetura de computadores, foi-nos proposto a realização de um processador básico, com um conjunto mínimo de instruções,, capaz de manipular diretamente dados de 8 bits, em linguagem de descrição de hardware (VHDL), utilizando o software ISE Design Suite da Xilinx.

O processador é constituído por diversos blocos que, juntamente com a memória de instruções e a memória de dados, dão origem à placa-mãe.

Ao explorar a arquitetura e instruções do processador, este trabalho visa fornecer uma compreensão abrangente da conceção de hardware. A realização bem-sucedida deste projeto não só solidificará conhecimentos em VHDL, mas também proporcionará uma valiosa experiência prática na implementação de processadores em dispositivos FPGA, representando um avanço significativo na compreensão da arquitetura de computadores.

Objetivos

Neste trabalho pretendemos a implementação de uma placa-mãe constituída pelo processador, onde o mesmo é constituído por um conjunto de blocos que teremos de implementar separadamente, uma memória de dados e memória de instruções.

Como principal objetivo, como tal referido na introdução, é pretendido o desenvolvimento do processador básico, capaz de manipular dados de 8 bits, na linguagem VHDL

Desenvolvimento

Começamos por desenvolver o código de cada bloco do processador e seguidamente efetuamos os respectivos testes.

1. Periférico de Entrada

O Periférico de Entrada facilita a comunicação entre o processador e o ambiente externo, permitindo que o utilizador introduza dados para posterior processamento.

Na nossa implementação, começamos por definir duas entradas, *ESCR_P* (indicando a operação de escrita), *PIN* (representando os dados de entrada) e uma saída *Dados_IN* (indicando os dados de entrada lidos). Utilizando uma arquitetura "Behavioral", implementamos um processo que monitora as mudanças em *ESCR_P* e *PIN*. Quando *ESCR_P* está em '0', atribuímos os dados presentes em *PIN* à saída *Dados_IN*, simulando assim o comportamento de leitura dos dados de entrada pelo periférico.

2. Periférico de Saída

O Periférico de Saída permite que o utilizador visualize os resultados dos programas executados pelo processador.

Na nossa implementação, definimos três entradas, *Operando 1* (representando os dados de entrada), *ESCR_P* , elk (sinal de relógio) e uma saída, *POUT* (indicando os dados de saída). Utilizando uma arquitetura "Behavioral", criamos um processo que é sensível às

mudanças nas três entradas. Se *ESCR_P* estiver em '1' e houver uma transição ascendente no sinal de relógio, o valor presente em *Operando1* é atribuído à saída *POUT*. Isso simula o comportamento de escrita dos dados de saída pelo periférico, quando necessário.

3. Multiplexer do Banco de Registos (Mux R)

O Multiplexer do Banco de Registos tem a função de direcionar um dos quatro sinais disponíveis à sua entrada, para a sua saída.

Na nossa implementação, definimos cinco entradas, *SEL_Dados* (indicando a seleção do sinal a ser direcionado), *Constante*, *Dados_M*, *Dados_IN*, *Resultado* (os quatro representando os sinais disponíveis), e *Dados_R* como saída (representando o sinal direcionado).

Utilizando uma arquitetura "Behavioral", implementamos um processo que monitora as mudanças nas cinco entradas. Utilizamos uma estrutura de seleção de casos (case) para determinar qual sinal deve ser direcionado para $Dados_R$, dependendo do valor presente em SEL_Dados . Se o valor for "00", direcionamos Resultado para $Dados_R$; se for "01", direcionamos $Dados_IN$; se for "10", direcionamos $Dados_M$; e se for "11", direcionamos Constante. Para quaisquer outros valores de SEL_Dados , atribuímos 'X' a $Dados_R$.

4. Banco de Registos

O Banco de Registos consiste em uma coleção de oito registros (oito variáveis) que permite operações de escrita e leitura desses registros.

Na nossa implementação, definimos quatro entradas: *ESCR_R*, *SEL_R* (indicando a seleção do registro a ser escrito e quais destes são direcionados às saídas), *Dados_R* e *clk* (sinal de relógio). Além disso, as saídas *Operando1* e *Operando2*.

Utilizando uma arquitetura "Behavioral", implementamos um processo que monitora as mudanças nas quatro entradas. Quando ocorre uma transição ascendente do sinal de relógio (*clk*) e o bit menos significativo de *ESCR_R* está em '1', o valor presente no sinal de entrada *Dados_R* é armazenado no registro especificado pelos três bits menos significativos do sinal *SEL_R*. Além disso, o banco de registros está continuamente realizando leituras: a saída *Operando1* apresenta o valor do registro especificado pelos três bits menos significativos do sinal *SEL_R*, enquanto a saída *Operando2* apresenta o valor do registro especificado pelos três bits mais significativos do sinal *SEL_R*.

5. Unidade Lógica e Aritmética (ALU)

A Unidade Lógica e Aritmética (ALU) desempenha um papel crucial em processadores, sendo responsável por realizar uma variedade de operações aritméticas e lógicas.

No âmbito deste projeto, desenvolvemos uma ALU capaz de executar operações de adição, subtração, AND, NAND, OR, NOR, XOR e XNOR, bem como realizar comparações como menor que (<), maior que (>), menor ou igual a (<=), maior ou igual a (>=) e igual a (=).

Na nossa implementação, definimos três entradas: *SEL_ALU* (seleção da operação a ser realizada), *Operando1* (primeiro operando) e *Operando2* (segundo operando). Além

disso, temos duas saídas: *E_FLAG* (sinal de bandeira de estado) e *Resultado* (indica o resultado da operação realizada pela ALU).

Utilizando uma arquitetura "Behavioral", implementamos um processo que monitora as mudanças nas três entradas. Dependendo do valor de *SEL_ALU*, realizamos a operação correspondente entre *Operando1* e *Operando2*. Para as operações de comparação, atualizamos o sinal *E_FLAG* de acordo com o resultado da comparação. Por fim, o resultado final é atribuído à saída *Resultado*.

6. Registo de Flags

O Registo de Flags foi desenvolvido para armazenar o valor do sinal de entrada *E FLAG* e encaminhar um dos bits guardados para o sinal de saída *S FLAG*.

Na nossa implementação, definimos quatro entradas, *clk* (relógio), *E_FLAG*, *ESCR_R* (sinal de escrita no registo) e *SEL_FLAG* (seleção do bit a ser enviado para *S_FLAG*), e uma saída *S_FLAG* (recebe um dos bits armazenados no *registo*).

Utilizando uma arquitetura "Behavioral", implementamos um processo sensível à transição ascendente do relógio (*clk*), que verifica se o bit mais significativo de *ESCR_R* está em estado '1'. Em caso afirmativo, o valor do sinal *E_FLAG* é armazenado na variável *registo*. Em seguida, utilizamos uma estrutura de seleção de casos para atribuir o valor de um dos bits da variável *registo* à saída *S_FLAG*, dependendo do valor de *SEL_FLAG*. Se o valor de *SEL_FLAG* não corresponder a nenhum dos casos especificados, atribuímos 'X' a *S_FLAG*, indicando um estado indefinido.

7. Contador de Programa (PC)

O Contador de Programa desempenha um papel crucial na execução de um programa, indicando a posição atual na sequência de instruções.

Na nossa implementação, implementamos um sinal de relógio (*clk*), um sinal de reset (*reset*), um sinal de entrada para a constante (*Constante*), um sinal de controlo (*ESCR_PC*), e uma única saída *Endereco*. Temos também uma variável *contagem* que contém o valor do Contador de Programa.

Utilizando uma arquitetura "Behavioral", definimos um processo que monitora as mudanças nas quatro entradas. Na transição ascendente do sinal de relógio, o valor de *contagem* é atualizado de acordo com as seguintes condições:

- Se o sinal de *reset* estiver a '0', a *contagem* é incrementada se *ESCR_PC* for '0', caso contrário, é atribuído o valor da entrada *Constante* à *contagem*.
- Se o sinal de *reset* estiver a '1', a *contagem* é reiniciada a zero.
 O valor final de contagem é atribuído à saída *Endereco*, indicando assim a próxima posição na sequência de instruções a ser executada.

8. Multiplexer do Contador de Programa (Mux_PC)

O Multiplexer do Contador de Programa desempenha um papel crucial na instrução do PC caso deva executar um salto ou simplesmente incrementar o contador. Este módulo recebe várias entradas de controlo, incluindo seleções para determinar qual sinal deve ser encaminhado para o PC.

Na nossa implementação, definimos um total de seis entradas, *zero*, *um*, *S_FLAG*, *Operando1*, *NOR Operando1* e *SEL PC*, e uma saída *ESCR PC*.

Através de uma estrutura de seleção de casos, dependendo do valor de *SEL_PC*, um valor de uma das entradas é atribuído a *ESCR_PC*. Por exemplo, se *SEL_PC* for "000", o sinal *zero* é atribuído, se for "001", o sinal um é atribuído, e assim por diante. Se o valor de *SEL_PC* não corresponder a nenhum dos casos especificados, a saída *ESCR_PC* é definida como 'X', indicando um estado indeterminado.

9. ROM de Descodificação (ROM)

A Unidade de ROM de Descodificação desempenha um papel crucial ao fornecer os sinais de controlo necessários aos outros blocos do sistema.

Na nossa implementação, definimos como entrada o *opcode*, e como saídas os sinais de controlo *WR*, *ESCR P*, *SEL Dados*, *ESCR R*, *SEL ALU*, *SEL FLAG* e *SEL PC*.

Utilizando uma arquitetura "Behavioral", implementamos um processo sensível a mudanças no opcode. Utilizando uma estrutura de seleção "case", associamos a cada valor de opcode uma configuração específica dos sinais de controlo.

10. Memória de Instruções

A Memória de Instruções desempenha um papel fundamental no processamento de um programa, sendo responsável por armazenar as instruções a serem executadas.

Na nossa implementação, definimos como entrada o *Endereco*, *opcode*, e como saídas *Constante* e *SEL R*.

Utilizando uma arquitetura "Behavioral", criamos um processo sensível a mudanças no sinal *Endereco*. Utilizamos um case para mapear cada endereço para as instruções correspondentes, atribuindo os valores apropriados às saídas *opcode*, *Constante* e *SEL_R*. Esta estrutura simula o comportamento de uma memória de instruções, onde cada endereço contém uma instrução específica a ser executada pelo processador.

11. Memória de Dados (RAM)

A Memória de Dados desempenha um papel fundamental na conservação dos dados. Na nossa implementação, definimos cinco entradas, *Constante* (indica o endereço na memória onde os dados devem ser escritos ou lidos), *WR* (controla a operação de escrita (quando '1') ou leitura (quando '0')), *clk*, *Operando1* e *Dados_M*, e uma saída *Dados_M*. Os dados a serem escritos são fornecidos através do sinal *Operando1*, e os dados lidos são disponibilizados na saída *Dados_M*.

Utilizando uma arquitetura "Behavioral", implementamos um processo sensível às mudanças nas entradas. Quando *WR* está em estado '1' e ocorre uma transição ascendente do sinal de relógio, os dados presentes em *Operando1* são escritos na posição de memória indicada pelo sinal de entrada *Constante*. Por outro lado, quando *WR* está em estado '0', é realizada uma leitura na posição de memória indicada pelo sinal de entrada *Constante*, e os dados correspondentes são atribuídos à saída *Dados_M*.

12. Processador e Placa-Mãe

O Processador e a Placa-Mãe são componentes essenciais de um sistema computacional, trabalhando em conjunto para executar operações e gerenciar recursos.

Tanto o Processador quanto a Placa-Mãe são desenvolvidos de forma estruturada, utilizando port maps e sinais para interligar os diversos módulos e garantir o funcionamento eficiente e coordenado do sistema computacional.

Discussão de resultados

Após a execução da simulação do teste da placa-mãe e a análise dos dados obtidos, pudemos observar que os valores de *POUT* variam de acordo com os valores de *PIN*. O intervalo de variação de *PIN* vai de -128 a 127.

Observações dos Resultados:

- Para *PIN* menor que -21, inclusive, o valor de *POUT* é 1 se o número for ímpar e 0 se for par (*IMG*.2).
- No <u>intervalo de -20 a -17</u>, inclusive, ocorre um overflow, onde os valores continuam a ser múltiplos de 8 (como no intervalo de -16 a -1), mas os números exibidos são positivos, ultrapassando o valor mínimo de -128 de *POUT* (*IMG.3* no *PIN*=-17).
- Para *PIN* no <u>intervalo de -16 a -1</u>, inclusive, o valor de *POUT* é o resultado de *PIN* multiplicado por 8 (*IMG.3*).
- Quando PIN é <u>igual a 0</u>, o valor de POUT é único e é -1 (IMG.4).
- Para *PIN* no <u>intervalo de 1 a 15</u>, inclusive, o valor de *POUT* é o resultado de *PIN* multiplicado por 8 (*IMG.5*).
- No <u>intervalo de 16 a 19</u>, inclusive, ocorre um overflow, onde os valores continuam a ser múltiplos de 8 (como no intervalo de 1 a 15), mas os números exibidos são negativos, ultrapassando o valor máximo de 127 de *POUT* (*IMG*.5 no *PIN*=16).
- Para *PIN* maior que 20, inclusive, o valor de *POUT* é o resultado de *PIN* subtraído por 15(*IMG*.6).

Conclusão

O desenvolvimento do processador básico em VHDL permitiu uma imersão prática nos conceitos fundamentais de arquitetura de computadores. Ao integrar os diversos componentes, consolidamos habilidades em VHDL e compreendemos a importância da sua aplicação em sistemas embarcados.

A análise dos resultados da simulação evidenciou o desempenho da placa-mãe, corroborando a eficiência do processador na manipulação de dados de entrada. Além disso, destacamos observações relevantes, como tratamento de overflow e valores negativos, contribuindo para uma compreensão mais ampla da arquitetura de computadores e sua implementação em FPGA.


Bibliografia

Materiais de referência utilizados incluem as práticas laboratoriais, seus exercícios, e slides fornecidos durante o seu curso.


Anexo A

Endereço	Instrução (assembly)	Instrução (código máquina)		
_		opcode	SEL_R	Constante
00000000	LDP R0	00000	XXX000	XXXXXXXX
00000001	JZ R0, 24	10100	XXX000	00011000
00000010	ST [5], R0	00100	XXX000	00000101
00000011	LD R0, 1	00010	XXX000	00000001
00000100	LD R1, -1	00010	XXX001	11111111
00000101	LD R2, 20	00010	XXX010	00010100
00000110	LD R3, 6	00010	XXX011	00000110
00000111	LD R7, [5]	00011	XXX111	00000101
00001000	CMP R7, R2	01101	010111	XXXXXXXX
00001001	JGE 19	10001	XXXXXX	00010011
00001010	XOR R2, R1	01011	001010	XXXXXXXX
00001011	ADD R2, R0	00101	000010	XXXXXXXX
00001100	CMP R7, R2	01101	010111	XXXXXXXX
00001101	JL 22	01110	XXXXXX	00010110
00001110	LD R6, [5]	00011	XXX110	00000101
00001111	ADD R7, R6	00101	110111	XXXXXXXX
00010000	SUB R3, R0	00110	000011	XXXXXXXX
00010001	JN R3, 25	10101	XXX011	00011001
00010010	JMP 15	10011	XXXXXX	00001111
00010011	LD R4, -15	00010	XXX100	11110001
00010100	ADD R7, R4	00101	100111	XXXXXXXX
00010101	JMP 25	10011	XXXXXX	00011001
00010110	AND R7, R0	00111	000111	XXXXXXXX
00010111	JMP 25	10011	XXXXXX	00011001
00011000	LD R7, -1	00010	XXX111	11111111
00011001	STP R7	00001	XXX111	XXXXXXXX
00011010	JMP 26	10011	XXXXXX	00011010


Img 1 - Instruções de teste do projeto




Img 2 - Teste quando PIN é menor ou igual a -21




Img 3 - Teste quando PIN está entre -1 e -16, depois de -16 ocorre overflow



Img 4 - Teste quando PIN está a zero



Img 5 - Teste quando PIN está entre 1 e 15, depois de 15 ocorre overflow



Img 6 - Teste quando PIN é maior ou igual a 20

Anexo B Placa-mãe library IEEE; use IEEE.STD LOGIC 1164.ALL; entity Placa Mae is Port (reset: in STD LOGIC; clk: in STD LOGIC; PIN: in STD LOGIC VECTOR (7 downto 0); POUT: out STD LOGIC VECTOR (7 downto 0)); end Placa Mae; architecture Struct of Placa Mae is Component Processador is Port (reset: in STD LOGIC; opcode: in STD LOGIC VECTOR (4 downto 0); SEL R: in STD LOGIC VECTOR (5 downto 0); Constante IN: in STD LOGIC VECTOR (7 downto 0); Dados M: in STD LOGIC VECTOR (7 downto 0); PIN: in STD LOGIC VECTOR (7 downto 0); clk: STD LOGIC; Constante OUT: out STD LOGIC VECTOR (7 downto 0); Endereco: out STD LOGIC VECTOR (7 downto 0); WR: out STD LOGIC; Operando1: out STD LOGIC VECTOR (7 downto 0); POUT: out STD LOGIC VECTOR (7 downto 0)); end Component; Component Memoria de Dados is Port (Constante: in STD LOGIC VECTOR (7 downto 0); WR: in STD LOGIC; clk: in STD LOGIC; Operando1: in STD_LOGIC_VECTOR (7 downto 0); Dados M: out STD LOGIC VECTOR (7 downto 0)); end Component; Component Memoria de Instrucoes is

```
Port (Endereco: in STD_LOGIC_VECTOR (7 downto 0); opcode: out STD_LOGIC_VECTOR (4 downto 0); Constante: out STD_LOGIC_VECTOR (7 downto 0); SEL R: out STD_LOGIC_VECTOR (5 downto 0));
```

SEL_R: out STD_LOGIC_VECTOR (5 downto 0))

end Component;

```
signal WR: STD LOGIC;
signal opcode: STD LOGIC VECTOR(4 downto 0);
signal SEL R: STD LOGIC VECTOR(5 downto 0);
signal
        Endereco,
                    Constante IN,
                                   Constante OUT,
                                                     Dados M,
                                                                 Operando1
STD LOGIC VECTOR(7 downto 0);
begin
      Processador PM: Processador port map (reset, opcode, SEL R, Constante IN,
Dados M, PIN, clk, Constante OUT, Endereco, WR, Operando 1, POUT);
      Memoria de Dados PM: Memoria de Dados port map (Constante OUT, WR, clk,
Operando1, Dados M);
      Memoria de Instrucoes PM: Memoria de Instrucoes port map (Endereco, opcode,
Constante IN, SEL R);
end Struct;
Processador
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Processador is
  Port ( reset : in STD_LOGIC;
     opcode: in STD_LOGIC_VECTOR (4 downto 0);
     SEL R: in STD LOGIC VECTOR (5 downto 0);
     Constante IN: in STD LOGIC VECTOR (7 downto 0);
     Dados M: in STD LOGIC VECTOR (7 downto 0);
     PIN: in STD_LOGIC_VECTOR (7 downto 0);
                   clk: STD LOGIC;
                   Constante OUT: out STD LOGIC VECTOR (7 downto 0);
     Endereco: out STD LOGIC VECTOR (7 downto 0);
     WR: out STD LOGIC;
     Operando1: out STD LOGIC VECTOR (7 downto 0);
     POUT: out STD LOGIC VECTOR (7 downto 0));
end Processador;
architecture Struct of Processador is
Component PC is
  Port (clk: in STD LOGIC;
     reset: in STD LOGIC;
     Constante: in STD LOGIC VECTOR (7 downto 0);
```

```
ESCR PC: in STD LOGIC;
     Endereco: out STD LOGIC VECTOR (7 downto 0));
end Component;
Component MUX PC is
  Port (zero: in STD LOGIC;
     um: in STD LOGIC;
     S FLAG: in STD LOGIC;
     O7: in STD LOGIC;
     SEL PC: in STD LOGIC VECTOR (2 downto 0);
                   NOR Operando1: in STD LOGIC;
     ESCR PC : out STD LOGIC);
end Component;
Component Registo Flags is
  Port (clk: in STD LOGIC;
     E FLAG: in STD LOGIC VECTOR (4 downto 0);
     ESCR R: in STD LOGIC VECTOR (1 downto 0);
     SEL_FLAG : in STD_LOGIC_VECTOR (2 downto 0);
     S FLAG: out STD LOGIC);
end Component;
Component ROM de Descodificação is
  Port (opcode: in STD LOGIC VECTOR (4 downto 0);
     WR: out STD LOGIC;
     ESCR P: out STD LOGIC;
     SEL Dados: out STD LOGIC VECTOR (1 downto 0);
     ESCR R: out STD LOGIC VECTOR (1 downto 0);
     SEL ALU: out STD LOGIC VECTOR (3 downto 0);
     SEL FLAG: out STD LOGIC VECTOR (2 downto 0);
     SEL PC: out STD LOGIC VECTOR (2 downto 0));
end Component;
Component ALU is
  Port (SEL ALU: in STD LOGIC VECTOR (3 downto 0);
     Operando1: in STD LOGIC VECTOR (7 downto 0);
     Operando2: in STD_LOGIC_VECTOR (7 downto 0);
     E FLAG: out STD LOGIC VECTOR (4 downto 0);
     Resultado: out STD_LOGIC_VECTOR (7 downto 0));
end Component;
Component Banco de Registos is
  Port ( ESCR_R : in STD_LOGIC_VECTOR (1 downto 0);
     clk: in STD LOGIC;
```

```
SEL R: in STD LOGIC VECTOR (5 downto 0);
     Dados_R : in STD_LOGIC_VECTOR (7 downto 0);
     Operando1: out STD_LOGIC_VECTOR (7 downto 0);
     Operando2: out STD LOGIC VECTOR (7 downto 0));
end Component;
Component MUX R is
  Port ( SEL Dados : in STD LOGIC VECTOR (1 downto 0);
     Constante: in STD LOGIC VECTOR (7 downto 0);
     Dados M: in STD LOGIC VECTOR (7 downto 0);
     Dados IN: in STD LOGIC VECTOR (7 downto 0);
     Resultado: in STD LOGIC VECTOR (7 downto 0);
     Dados R: out STD LOGIC VECTOR (7 downto 0));
end Component;
Component Periferico_de_Entrada is
  Port (ESCR P: in STD LOGIC;
     PIN: in STD LOGIC VECTOR (7 downto 0);
     Dados_IN : out STD_LOGIC_VECTOR (7 downto 0));
end Component;
Component Periferico de Saida is
  Port (Operando1: in STD LOGIC VECTOR (7 downto 0);
     ESCR P: in STD LOGIC;
     clk: in STD LOGIC;
     POUT: out STD LOGIC VECTOR (7 downto 0));
end Component;
Component NOR Operando is
  Port (O0: in STD LOGIC;
                   O1: in STD LOGIC;
                   O2: in STD LOGIC;
                   O3: in STD LOGIC;
                   O4: in STD LOGIC;
                   O5: in STD LOGIC;
                   O6: in STD LOGIC;
                   O7: in STD LOGIC;
     NOR Operando1: out STD LOGIC);
end Component;
signal ESCR PC, S FLAG, ESCR P, NOR Operando1 : STD LOGIC;
signal ESCR R, SEL Dados: STD LOGIC VECTOR (1 downto 0);
signal SEL FLAG, SEL PC: STD LOGIC VECTOR (2 downto 0);
signal SEL ALU: STD LOGIC VECTOR (3 downto 0);
```

```
signal E FLAG: STD LOGIC VECTOR (4 downto 0);
signal Sinal Operando1, Operando2, Resultado, Dados R, Dados IN:
STD LOGIC VECTOR (7 downto 0);
begin
      PC P: PC port map (clk, reset, Constante IN, ESCR PC, Endereco);
      MUX PC P: MUX PC port map ('0', '1', S FLAG, Sinal Operando1(7), SEL PC,
NOR Operando1, ESCR PC);
      Registo Flags P: Registo Flags port map (clk, E FLAG, ESCR R, SEL FLAG,
S FLAG);
      ROM de Descodificacao P: ROM de Descodificacao port map (opcode, WR,
ESCR P, SEL Dados, ESCR R, SEL ALU, SEL FLAG, SEL PC);
      MUX R P: MUX R port map (SEL Dados, Constante IN, Dados M, Dados IN,
Resultado, Dados R);
      Banco de Registos P: Banco de Registos port map (ESCR R, clk, SEL R,
Dados R, Sinal Operando1, Operando2);
      ALU P: ALU port map (SEL ALU, Sinal Operando1, Operando2, E FLAG,
Resultado);
      Periferico de Entrada P: Periferico de Entrada port map (ESCR P, PIN,
Dados IN);
      Periferico de Saida P: Periferico de Saida port map (Sinal Operando1, ESCR P,
clk, POUT);
      NOR Operando P: NOR Operando port map (Sinal Operando1(0),
Sinal_Operando1(1), Sinal_Operando1(2), Sinal_Operando1(3), Sinal_Operando1(4),
Sinal Operando1(5), Sinal Operando1(6), Sinal Operando1(7), NOR Operando1);
      Constante OUT <= Constante IN;
      Operando1 <= Sinal Operando1;
end Struct;
Periférico de Entrada
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Periferico de Entrada is
  Port (ESCR P: in STD LOGIC;
      PIN: in STD LOGIC VECTOR (7 downto 0);
      Dados IN: out STD LOGIC VECTOR (7 downto 0));
end Periferico de Entrada;
```

architecture Behavioral of Periferico de Entrada is

```
begin
      process(ESCR P, PIN)
      begin
             -- Se o sinal ESCR P está a 0
             if ESCR_P = '0' then
                    -- Atribui o valor da entrada PIN á saída Dados IN
                    Dados IN <= PIN;
             end if;
      end process;
end Behavioral;
Periférico de Saída
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Periferico de Saida is
  Port (Operando1: in STD_LOGIC_VECTOR (7 downto 0);
      ESCR_P : in STD_LOGIC;
      clk: in STD LOGIC;
      POUT: out STD LOGIC VECTOR (7 downto 0));
end Periferico de Saida;
architecture Behavioral of Periferico de Saida is
begin
      process(Operando1, ESCR_P, clk)
      begin
             -- Se o sinal ESCR P está a 1
             if ESCR P = '1' then
                    -- Se está na transição ascendente do relógio
                    if rising edge(clk) then
                           -- Atribui o valor da entrada Operando1 á saída POUT
```

```
POUT <= Operando1;
                    end if;
             end if:
      end process;
end Behavioral;
Multiplexer do Banco de Registos (Mux R)
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity MUX R is
  Port (SEL Dados: in STD LOGIC VECTOR (1 downto 0);
      Constante: in STD LOGIC VECTOR (7 downto 0);
      Dados_M: in STD_LOGIC_VECTOR (7 downto 0);
      Dados IN: in STD LOGIC VECTOR (7 downto 0);
      Resultado: in STD LOGIC VECTOR (7 downto 0);
      Dados R: out STD LOGIC VECTOR (7 downto 0));
end MUX R;
architecture Behavioral of MUX R is
begin
      process(SEL Dados, Constante, Dados M, Dados IN, Resultado)
      begin
             -- Início da estrutura de seleção de casos dependendo do valor de SEL Dados
             case SEL Dados is
                    -- Atribui um valor á saída Dados_R dependendo do valor de
SEL Dados
                    when "00" => Dados R <= Resultado;
                    when "01" \Rightarrow Dados R \leq Dados IN;
                    when "10" => Dados R <= Dados M;
                    when "11" \Rightarrow Dados R \leq Constante;
                    -- Para qualquer outro valor de SEL Dados, atribui 'X' a Dados R
                    when others \Rightarrow Dados R \iff (others \implies 'X');
             end case;
```

```
end process;
```

end Behavioral;

```
Banco de Registos
```

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Banco de Registos is
  Port ( ESCR_R : in STD_LOGIC_VECTOR (1 downto 0);
      clk: in STD LOGIC;
      SEL_R : in STD_LOGIC_VECTOR (5 downto 0);
      Dados R: in STD LOGIC VECTOR (7 downto 0);
      Operando1: out STD LOGIC VECTOR (7 downto 0);
      Operando2: out STD LOGIC VECTOR (7 downto 0));
end Banco de Registos;
architecture Behavioral of Banco de Registos is
begin
      process(ESCR R, clk, SEL R, Dados R)
      -- Array que contem o 8 registos de 8 bits
      type array r is array (0 to 7) of STD_LOGIC_VECTOR (7 downto 0); -- Guardar os
dados
      variable registos : array r;
      begin
             -- Se o sinal do bit menos significativo de ESCR P está a 1
             if ESCR R(0) = '1' then
                    -- Se está na transição ascendente do relógio
                    if rising edge(clk) then
                           -- Atribui os valores aos registos dependendo dos três bits
menos significativos de SEL R
                           registos(to integer(unsigned(SEL R (2 downto 0)))) :=
Dados R;
                    end if;
```

```
end if;
             -- Atribui o valor do registo correspondente a cada operando
             Operando1 <= registos(to integer(unsigned(SEL R (2 downto 0))));
             Operando2 <= registos(to integer(unsigned(SEL R (5 downto 3))));
      end process;
end Behavioral;
Unidade Lógica e Aritmética (ALU)
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC SIGNED.ALL;
use IEEE.STD LOGIC ARITH.ALL;
entity ALU is
  Port (SEL ALU: in STD LOGIC VECTOR (3 downto 0);
      Operando1: in STD LOGIC VECTOR (7 downto 0);
      Operando2: in STD LOGIC VECTOR (7 downto 0);
      E FLAG: out STD LOGIC VECTOR (4 downto 0);
      Resultado: out STD LOGIC VECTOR (7 downto 0));
end ALU;
architecture Behavioral of ALU is
begin
      process(SEL ALU, Operando1, Operando2)
      begin
             -- Início da estrutura de seleção de casos dependendo do valor de SEL ALU
             case SEL ALU is
                   -- Atribui o valor da operação á variável operacao dependendo do valor
de SEL ALU
                   when "0000" => Resultado <= Operando1 + Operando2;
                   when "0001" => Resultado <= Operando1 - Operando2;
                   when "0010" => Resultado <= Operando1 and Operando2;
                   when "0011" => Resultado <= not(Operando1 and Operando2);
                   when "0100" => Resultado <= Operando1 or Operando2;
                   when "0101" => Resultado <= not(Operando1 or Operando2);
```

```
when "0110" => Resultado <= Operando1 xor Operando2;
                    when "0111" => Resultado <= not(Operando1 xor Operando2);
                    -- Atribui o valor 1 ao bit de E FLAG dependendo da comparação
                    when "1000" =>
                           -- Todos os bits de E FLAG ficam a 0 no início
                           E FLAG <= (others => '0');
       if (Operando1 < Operando2) then
         E FLAG(0) \le '1';
       end if;
       if (Operando1 <= Operando2) then
         E FLAG(1) \le '1';
       end if;
       if (Operando1 = Operando2) then
         E FLAG(2) \le '1';
       end if;
       if (Operando1 >= Operando2) then
         E FLAG(3) \le '1';
       end if;
       if (Operando1 > Operando2) then
         E FLAG(4) \le '1';
       end if:
                    -- Para qualquer outro valor de SEL ALU, atribui 'X' a E FLAG e a
Resultado
                    when others \Rightarrow E FLAG \iff (others \implies 'X'); Resultado \iff (others \implies
'X');
              end case;
       end process;
end Behavioral;
Registo de Flags
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Registo Flags is
  Port (clk: in STD LOGIC;
      E_FLAG : in STD_LOGIC_VECTOR (4 downto 0);
      ESCR_R: in STD_LOGIC_VECTOR (1 downto 0);
      SEL FLAG: in STD LOGIC VECTOR (2 downto 0);
      S FLAG: out STD LOGIC);
```

```
end Registo_Flags;
architecture Behavioral of Registo Flags is
begin
       process(clk, E_FLAG, ESCR_R, SEL_FLAG)
       -- Declaração da variavel registo
       variable registo: STD LOGIC VECTOR (4 downto 0);
       begin
              -- Se está na transição ascendente do relógio
              if rising edge(clk) then
                     -- Se o bit mais significativo de ESCR R está a 1
                     if ESCR R(1) = '1' then
                             -- Guarda o valor da entrada E FLAG na variável registo
                             registo := E FLAG;
                     end if;
              end if;
              -- Início da estrutura de seleção de casos dependendo do valor de SEL FLAG
              case SEL FLAG is
                     -- Atribui o valor de um bit da variavel registo á saída S FLAG
dependendo do valor de SEL FLAG
                     when "000" => S FLAG <= registo(0);
                     when "001" => S FLAG <= registo(1);
                     when "010" \Rightarrow S FLAG \leq registo(2);
                     when "011" \Rightarrow S FLAG \leq registo(3);
                     when "100" => S FLAG <= registo(4);
                     -- Para qualquer outro valor de SEL FLAG, atribui 'X' a S FLAG
                     when others \Rightarrow S FLAG \leq 'X';
              end case:
       end process;
end Behavioral;
```

```
Contador de Programa (PC)
```

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
entity PC is
  Port (clk: in STD LOGIC;
      reset: in STD LOGIC;
      Constante: in STD LOGIC VECTOR (7 downto 0);
      ESCR PC: in STD LOGIC;
      Endereco: out STD LOGIC VECTOR (7 downto 0));
end PC;
architecture Behavioral of PC is
begin
      process(clk, reset, ESCR PC, Constante)
      -- Declaração da variavel contagem responsável por guardar o valor da posição atual
do programa
      variable contagem: STD_LOGIC_VECTOR (7 downto 0) := "000000000";
 begin
             -- Se está na transição ascendente do relógio
             if rising edge(clk) then
                    -- Se o sinal do reset for 0
                    if reset = '0' then
                           -- Se o sinal do ESCR PC for 0 aumenta em um o valor da
variável contagem
                           if ESCR PC = '0' then
                                  contagem := contagem + "00000001";
                           -- Se o sinal do ESCR_PC for 1 atribui o valor da entrada
Constante á variável contagem
                           else
                                  contagem := Constante;
                           end if;
```

```
-- Se o sinal do reset for 1 o valor da variável contagem passa a zero
                   else
                    contagem := "00000000";
                   end if;
                   -- Atribui o valor da variável contagem á saída Endereco
                   Endereco <= contagem;
             end if;
  end process;
end Behavioral;
Multiplexer do Program Counter (PC)
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity MUX PC is
  Port (zero: in STD LOGIC;
      um: in STD LOGIC;
      S FLAG: in STD LOGIC;
     O7: in STD_LOGIC;
      SEL PC: in STD LOGIC VECTOR (2 downto 0);
                    NOR Operando1: in STD LOGIC;
      ESCR PC: out STD LOGIC);
end MUX_PC;
architecture Behavioral of MUX PC is
begin
      process(zero, um, S FLAG, O7, SEL PC, NOR Operando1)
      begin
             -- Início da estrutura de seleção de casos dependendo do valor de SEL PC
             case SEL PC is
                   -- Atribui o valor de uma das entradas á saída ESCR PC dependendo
do valor de SEL PC
                   when "000" => ESCR PC <= zero;
```

```
when "001" => ESCR PC <= um;
                   when "010" => ESCR PC <= S FLAG;
                   when "011" \Rightarrow ESCR PC <= O7;
                   when "100" => ESCR PC <= NOR Operando1;
                   -- Para qualquer outro valor de SEL PC, atribui 'X' a ESCR PC
                   when others \Rightarrow ESCR PC \leq 'X';
            end case;
      end process;
end Behavioral;
ROM de descodificação (ROM)
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity ROM de Descodificacao is
  Port (opcode: in STD LOGIC VECTOR (4 downto 0);
      WR: out STD LOGIC;
      ESCR P: out STD LOGIC;
      SEL Dados: out STD LOGIC VECTOR (1 downto 0);
     ESCR R: out STD LOGIC VECTOR (1 downto 0);
      SEL_ALU : out STD_LOGIC_VECTOR (3 downto 0);
      SEL FLAG: out STD LOGIC VECTOR (2 downto 0);
      SEL PC: out STD LOGIC VECTOR (2 downto 0));
end ROM de Descodificacao;
architecture Behavioral of ROM de Descodificação is
begin
      process(opcode)
      begin
            -- Início da estrutura de seleção de casos dependendo do valor de opcode
            case opcode is
            --Periféricos
                   -- LDP Ri
                   when "00000" => SEL ALU <= "XXXX"; ESCR P \le 0;
SEL Dados <= "01"; ESCR R <= "01"; WR <= '0'; SEL PC <= "000"; SEL FLAG <=
"XXX";
```

```
-- STP Ri
```

 $when "00001" => SEL_ALU <= "XXXX"; ESCR_P <= '1'; \\ SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX"; \\ "XXXX"; \\$

--Leitura e Escrita

-- LD Ri, constante

when "00010" => SEL_ALU <= "XXXX"; ESCR_P <= '0';

SEL_Dados <= "11"; ESCR_R <= "01"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX";

-- LD Ri, [constante]

when "00011" => SEL ALU <= "XXXX"; ESCR $P \le 0'$;

SEL_Dados <= "10"; ESCR_R <= "01"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX";

-- ST [constante], Ri

when "00100" => SEL ALU <= "XXXX"; ESCR P <= '0';

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '1'; SEL_PC <= "000"; SEL_FLAG <= "XXX";

--Lógica e Aritmética

-- ADD Ri, Rj

when "00101" => SEL ALU <= "0000"; ESCR P <= '0'; SEL Dados

<= "00"; ESCR_R <= "01"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX";

-- SUB Ri. Ri

when "00110" => SEL ALU <= "0001"; ESCR_P <= '0'; SEL_Dados

 $<="00"; ESCR_R <="01"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX";$

-- AND Ri, Ri

when "00111" => SEL ALU <= "0010"; ESCR P <= '0'; SEL Dados

<= "00"; ESCR R <= "01"; WR <= '0'; SEL PC <= "000"; SEL FLAG <= "XXX";

-- NAND Ri, Rj

when "01000" => SEL ALU <= "0011"; ESCR P <= '0'; SEL Dados

 $<="00"; ESCR_R <="01"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX";$

-- OR Ri, Ri

when "01001" => SEL ALU <= "0100"; ESCR P <= '0'; SEL Dados

<= "00"; ESCR_R <= "01"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX";

-- NOR Ri, Rj

when "01010" => SEL ALU <= "0101"; ESCR_P <= '0'; SEL_Dados

<= "00"; ESCR R <= "01"; WR <= '0'; SEL PC <= "000"; SEL FLAG <= "XXX";

-- XOR Ri, Rj

when "01011" => SEL ALU <= "0110"; ESCR P <= '0'; SEL Dados

<= "00"; ESCR_R <= "01"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX";

-- XNOR Ri, Ri

when "01100" => SEL ALU <= "0111"; ESCR_P <= '0'; SEL_Dados

<= "00"; ESCR R <= "01"; WR <= '0'; SEL PC <= "000"; SEL FLAG <= "XXX";

-- CMP Ri, Rj

when "01101" => SEL_ALU <= "1000"; ESCR_P <= '0'; SEL_Dados <= "XX"; ESCR R <= "10"; WR <= '0'; SEL PC <= "000"; SEL FLAG <= "XXX";

--Salto

-- JL constante

when "01110" \Rightarrow SEL ALU \Leftarrow "XXXX"; ESCR P \Leftarrow '0';

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "010"; SEL_FLAG <= "000";

-- JLE constante

when "01111" => SEL ALU <= "XXXX"; ESCR $P \le 0'$;

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "010"; SEL_FLAG <= "001";

-- JE constante

when "10000" => SEL ALU <= "XXXX"; ESCR_P <= '0';

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "010"; SEL_FLAG <= "010";

-- JGE constante

when "10001" => SEL_ALU <= "XXXX"; ESCR_P <= '0';

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "010"; SEL_FLAG <= "011";

-- JG constante

when "10010" => SEL ALU <= "XXXX"; ESCR P <= '0';

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "010"; SEL_FLAG <= "100";

-- JMP constante

when "10011" => SEL ALU <= "XXXX"; ESCR P <= '0';

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "001"; SEL_FLAG <= "XXX";

-- JZ Ri, constante

when "10100" => SEL ALU <= "XXXX"; ESCR P <= '0';

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "100"; SEL_FLAG <= "XXX";

-- JN, Ri, constante

when "10101" => SEL ALU <= "XXXX"; ESCR P <= '0';

SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "011"; SEL_FLAG <= "XXX";

--Outros

 $when others => SEL_ALU <= "XXXX"; ESCR_P <= '0'; SEL_Dados <= "XX"; ESCR_R <= "00"; WR <= '0'; SEL_PC <= "000"; SEL_FLAG <= "XXX";$

end case;

```
end process;
```

end Behavioral;

```
Memória de instruções
```

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
entity Memoria de Instrucoes is
  Port (Endereco: in STD LOGIC VECTOR (7 downto 0);
      opcode: out STD LOGIC VECTOR (4 downto 0);
      Constante: out STD LOGIC VECTOR (7 downto 0);
      SEL R: out STD LOGIC VECTOR (5 downto 0));
end Memoria de Instrucoes;
architecture Behavioral of Memoria de Instrucoes is
begin
       process(Endereco)
       begin
              -- Início da estrutura de seleção de casos dependendo do valor de Endereco
              case Endereco is
                     -- LDP R0
                     when "00000000" => opcode <= "00000"; SEL R <= "XXX000";
Constante <= "XXXXXXXXX";
                     -- JZ R0, 24
                     when "00000001" => opcode <= "10100"; SEL R <= "XXX000";
Constante <= "00011000";
                     -- ST [5], R0
                     when "00000010" \Rightarrow opcode \Leftarrow "00100"; SEL R \Leftarrow "XXX000";
Constante <= "00000101";
                     -- LD R0, 1
                     when "00000011" \Rightarrow opcode \leq "00010"; SEL R \leq "XXX000";
Constante <= "00000001";
                     -- LD R1, -1
                     when "00000100" \Rightarrow opcode \Leftarrow "00010"; SEL R \Leftarrow "XXX001";
Constante <= "11111111";
                     -- LD R2, 20
                     when "00000101" \Rightarrow opcode \Leftarrow "00010"; SEL R \Leftarrow "XXX010";
Constante <= "00010100";
```

```
-- LD R3, 6
                      when "00000110" \Rightarrow opcode \Leftarrow "00010"; SEL R \Leftarrow "XXX011";
Constante <= "00000110";
                      -- LD R7, [5]
                      when "00000111" \Rightarrow opcode \Leftarrow "00011"; SEL R \Leftarrow "XXX111";
Constante <= "00000101";
                      -- CMP R7, R2
                      when "00001000" => opcode <= "01101"; SEL_R <= "010111";
Constante <= "XXXXXXXXX";
                      -- JGE 19
                      when "00001001" => opcode <= "10001"; SEL R <= "XXXXXX";
Constante <= "00010011";
                      -- XOR R2, R1
                      when "00001010" \Rightarrow opcode \leq "01011"; SEL R \leq "001010";
Constante <= "XXXXXXXXX";
                      -- ADD R2, R0
                      when "00001011" \Rightarrow opcode \Leftarrow "00101"; SEL R \Leftarrow "000010";
Constante <= "XXXXXXXXX";
                      -- CMP R7, R2
                      when "00001100" \Rightarrow opcode \Leftarrow "01101"; SEL R \Leftarrow "010111";
Constante <= "XXXXXXXXX";
                      -- JL 22
                      when "00001101" \Rightarrow opcode \Leftarrow "01110"; SEL R \Leftarrow "XXXXXX";
Constante <= "00010110";
                      -- LD R6, [5]
                      when "00001110" \Rightarrow opcode \Leftarrow "00011"; SEL R \Leftarrow "XXX110";
Constante <= "00000101";
                      -- ADD R7, R6
                      when "00001111" \Rightarrow opcode \Leftarrow "00101"; SEL R \Leftarrow "110111";
Constante <= "XXXXXXXXX";
                      -- SUB R3, R0
                      when "00010000" => opcode <= "00110"; SEL R <= "000011";
Constante <= "XXXXXXXXX";
                      -- JN R3, 25
                      when "00010001" => opcode <= "10101"; SEL R <= "XXX011";
Constante <= "00011001";
                      -- JMP 15
                      when "00010010" => opcode <= "10011"; SEL R <= "XXXXXX";
Constante <= "00001111";
                      -- LD R4, -15
                      when "00010011" \Rightarrow opcode \Leftarrow "00010"; SEL R \Leftarrow "XXX100";
Constante <= "11110001";
                      -- ADD R7, R4
```

```
when "00010100" => opcode <= "00101"; SEL R <= "100111";
Constante <= "XXXXXXXXX";
                   -- JMP 25
                   when "00010101" => opcode <= "10011"; SEL R <= "XXXXXX";
Constante <= "00011001";
                    -- AND R7, R0
                   when "00010110" \Rightarrow opcode \leq "00111"; SEL R \leq "000111";
Constante <= "XXXXXXXXX";
                   -- JMP 25
                   when "00010111" \Rightarrow opcode \Leftarrow "10011"; SEL R \Leftarrow "XXXXXX";
Constante <= "00011001";
                   -- LD R7, -1
                   when "00011000" \Rightarrow opcode \Leftarrow "00010"; SEL R \Leftarrow "XXX111";
Constante <= "11111111";
                   -- STP R7
                   when "00011001" => opcode <= "00001"; SEL R <= "XXX111";
Constante <= "XXXXXXXXX";
                   -- JMP 26
                    when "00011010" => opcode <= "10011"; SEL_R <= "XXXXXXX";
Constante <= "00011010";
                   when others => opcode <= "XXXXX"; SEL R <= "XXXXXX";
Constante <= "XXXXXXXXX";
             end case;
      end process;
end Behavioral;
Memória de Dados (RAM)
ibrary IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity Memoria de Dados is
  Port (Constante: in STD LOGIC VECTOR (7 downto 0);
      WR: in STD LOGIC;
      clk: in STD LOGIC;
      Operando1: in STD LOGIC VECTOR (7 downto 0);
      Dados M: out STD LOGIC VECTOR (7 downto 0));
end Memoria de Dados;
```

architecture Behavioral of Memoria_de_Dados is

-- Array de memória com 256 posições, que sºao todos os valores possíveis da Constante type memoria is array (0 to 255) of STD LOGIC VECTOR (7 downto 0); signal Mem: memoria; begin process(Constante, WR, clk, Operando1) begin if WR = '1' then -- Se está na transição ascendente do relógio if rising edge(clk) then -- Guarda os dados do Operando1 na posição de memória indicada pelo sinal de entrada Constante Mem(to_integer(unsigned(Constante))) <= Operando1;</pre> end if; else -- WR = '0'-- Atribui o valor da posição de memória indicada pelo Sinal Constante à saída Dados M Dados M <= Mem(to integer(unsigned(Constante))); end if; end process; end Behavioral;