**Національний технічний університет України**

**“Київський політехнічний інститут ім. Ігоря Сікорського”**

**Факультет прикладної математики**

**Кафедра системного програмування і спеціалізованих комп’ютерних систем**

**ПРАКТИЧНА РОБОТА №1**

з дисципліни

“Комп’ютерна електроніка ”

**ТЕМА:** “Моделювання вхідного порту шини SPI”


Група: КВ-12

Виконав: Дмитрієвцев Михаїл

Оцінка:

Київ – 2023

**Пункти 1-4 з варіанту курсової роботи**



**Теоретичні відомості про регістр 74HC165, його входи і виходи**

Зображення, що містить текст, знімок екрана, число, Шрифт

Автоматично згенерований описМікросхема 74HC165 є інтегральною схемою, яка включає в себе 8-розрядний регістр для зсуву даних вправо. Вона надає можливість вводити дані як послідовно, так і паралельно, і виводити їх у послідовному форматі.

У нормальному режимі роботи, коли на вхід №15 (означений як ) подається напруга низького рівня, кожен підйом напруги на вході тактових імпульсів CP з низького рівня на високий (позитивний фронт) призводить до зсуву даних вправо на один розряд.

Рисунок 1 Умовно – графічне позначення 74HC165

Мікросхема 74HC165 дозволяє завантажувати дані через паралельні входи D0 - D7, коли на вхід завантаження надходить короткочасний імпульс низької напруги. Процес завантаження регістру залежить від входу тактових імпульсів. Дані, які надходять на послідовний вхід інформації (вивід 10), записуються у регістр під час кожного позитивного фронту тактового імпульсу, якщо на вході №10 є напруга високого рівня.

Для послідовного виведення інформації з мікросхеми 74HC165 використовуються виходи Q та інверсний вихід . Якщо вхід №15 , що контролює тактові імпульси, отримає напругу високого рівня, то подачу тактових імпульсів можна заблокувати. Це можливо завдяки логічному зв'язку "АБО" між входом тактових імпульсів CP і входом , що дає можливість їх взаємозамінно використовувати.

**Інформація про входи**

-Вхід завантаження («0» - завантаження, «1» - зсув)

CP-Вхід тактування

-Вхід дозволу тактування

-Інверсний вихід

Q-Прямий вихід

DS-Послідовний вхід

D0-Паралельний вхід №1

D1-Паралельний вхід №2

D2-Паралельний вхід №3

D3-Паралельний вхід №4

D4-Паралельний вхід №5

D5-Паралельний вхід №6

D6-Паралельний вхід №7

D7-Паралельний вхід №8

GND-Вивід живлення

VCC-Вивід живлення

**Cкріншот схеми в програмі Micro-Cap, що відображає положення перемикачів під час моделювання**

Зображення, що містить текст, ряд, схема, Графік

Автоматично згенерований опис

Рисунок 2 Схема регістра 74HC165 в програмі Micro-Cap12

**Cкріншот часової діаграми з результатами моделювання** Зображення, що містить ряд, схема, знімок екрана, Графік

Автоматично згенерований опис Рисунок 3 Результати моделювання роботи регістра 74HC165

**Пояснення до неї**

Аналізуючи вихідну цифрову діаграму можна помітити, що при зниженні напруги на вході SH/¯LD, стани входів А – Н негайно завантажуються в регістр і передаються на послідовний вихід, починаючи зі стану "Н". Це відбувається без очікування тактового імпульсу через те, що на вході CLK INH присутній логічний "0". Після цього, протягом 7 тактових імпульсів передаються інші стани, завершуючи цей процес станом на вході "А".

**Скріншот зі схемою, побудованою в програмі Altium CircuitMaker**Зображення, що містить текст, схема, Паралель, План

Автоматично згенерований опис Зображення, що містить текст, схема, число, ряд

Автоматично згенерований опис

Рисунок 4,5 Схема першого етапу в середовищі Altium Designer

**Пояснення щодо її побудови**

На схемі реалізовано вхідний порт шини SPI, з використанням наступних елементів:

* 1 роз'єм типу header;
* 2 вхідні регістри 74HC165 з’єднані послідовно (використовується для вводу даних через послідовну шину);
* 1 буферний підсилювач 74HC125 з трьома станами виходу (використовується для підвищення навантажувальної здатності інтерфейсу SPI);
* 1 перемикач типу Electromechanical – Switches - DIP Switches;
* 1 логічний елемент І-НЕ на мікросхемі 74HC00;
* 8ми резисторів та 19ти конденсаторів.

Також на схемі присутні наступні порти:

* SCLK - тактовий сигнал зсуву регістрів шини SPI (під’єднаний до входу буферного підсилювача);
* MOSI - вхід даних у шину SPI (під’єднаний до входу буферного підсилювача);
* MISO - вихід даних з шини SPI (під’єднаний до виходу буферного підсилювача);
* SS - вхід вибору регістрів, розташованих у цьому схемному файлі(використовується для дозволу роботи підсилювачів);
* VCC - напруга живлення +5 В;
* GND - заземлення.

Всі елементи та порти були з’єднані згідно методичних вказівок з врахуванням варіанту курсової роботи з метою реалізації вхідного порту шини SPI .

**Висновок**

Під час виконання практичної роботи було досліджено принципи роботи 8-розрядного регістра зсуву 74HC165 та його використання для передачі даних за допомогою послідовної шини SPI. В результаті цих досліджень було встановлено, що дана мікросхема є весьма ефективним інструментом для обміну даними в цифрових пристроях. Проведені експерименти підтвердили правильність та надійність роботи регістра, при умові належного налаштування сигналів SH/LDBAR та CLK. Крім того, вдалося розробити необхідні логічні схеми та встановити взаємозв'язки між компонентами системи.