

Министерство науки и высшего образования РФ

Новосибирский национальный исследовательский государственный университет

Факультет информационных технологий | Кафедра систем информатики

Направление 09.04.01 – Информатика и вычислительная техника (профиль "Интернет вещей")

Анализ архитектурной пригодности FPGA и MCU для систем потоковой обработки данных АЦП

Отчёт о производственной практике (технологической)

Обучающийся: Куницын Дмитрий Сергеевич, группа 25226, курс 1

Тема задания: Разработка устройства сопровождения детекторов
спектрометрического гамма-каротажа телеметрической системы «Луч»

Место практики: ООО НПП геофизической аппаратуры «Луч», отдел
программного обеспечения, г. Новосибирск

Новосибирск, 2026 г.

Введение

Цель практики: Сравнительный анализ MCU и FPGA для высокоскоростной обработки потоковых данных АЦП в спектрометрическом гамма-каротаже и обоснование выбора элементной базы.

Задачи:

- Определить минимальную частоту дискретизации АЦП.
- Проанализировать интерфейсы подключения (LVDS, JESD204B, внешний сериализатор).
- Оценить временные задержки обработки на MCU и FPGA.
- Сравнить последовательную и конвейерную архитектуры.
- Выбрать АЦП и тип управляющего устройства.

Актуальность: В гамма-каротаже требуется оцифровка импульсов ФЭУ с частотой ≥ 100 МГц. MCU из-за последовательного исполнения не справляются с непрерывным потоком, FPGA обеспечивают реальное время за счёт пространственного параллелизма.

✦ **Объект исследования:** процесс высокоскоростной обработки данных АЦП.

✦ **Предмет исследования:** сравнительная архитектурная пригодность MCU и FPGA.

1. Обоснование выбора частоты дискретизации АЦП

Исходные данные: время нарастания фронта импульса детектора $t_{rise} = 500$ нс, необходимое число точек на фронт $N_{points} = 50$.

$$N_{points} = (F_s \cdot t_{rise}) / 1000 \quad (F_s \text{ в МГц, } t_{rise} \text{ в нс})$$

Частота, МГц	Точек на фронт	Качество восстановления
100	50	Минимально приемлемое
250	125	Хорошее (оптимум)
500	250	Отличное (избыточно)

☒ Выбрана частота **250 МГц** – баланс между качеством и сложностью реализации.

2. Анализ интерфейсов подключения АЦП к FPGA

2.1 Параллельный LVDS (AD9480)

8 бит данных + тактовый DCO – 9 дифференциальных пар (18 проводников).
Низкая стоимость, простота.

2.2 JESD204B

Сокращает число линий, но цена АЦП (AD9250) ~80 000 руб. → экономически нецелесообразно.

2.3 Внешний сериализатор DS92LV18

Максимальная частота 66 МГц → невозможность работы с 250 МГц (потеря данных).




Рисунок 1 – Прямое подключение АЦП к FPGA по LVDS

Окончательное решение: использовать AD9480 + параллельный LVDS.

3. Характеристики тракта и оценка задержек MCU

Частота АЦП 250 МГц → период отсчёта **4 нс**. Асинхронный режим.

Количественная оценка (MCU на 1 ГГц, гипотетически)

Операция	Такты
Опрос флага готовности	1–2
Чтение порта ввода-вывода	1–2
Запись в буферное ОЗУ	2–3
Сравнение с пиком	1
Аккумуляция	1
Итого	6–10 тактов

Минимальное время обработки = 6 нс, доступное окно = 4 нс → **превышение на 50–150%** . MCU не успевает.

✗ Даже при частоте 1 ГГц микроконтроллер архитектурно не способен обслуживать поток 250 МГц.

Архитектурный предел масштабирования MCU

- **Модель вычислений:** временной параллелизм (1–4 ядра).
 - **Функциональная плотность:** за 4 нс нужно выполнить несколько операций последовательно.
 - **Эффект повышения частоты АЦП:** сокращает окно обработки, не уменьшая алгоритмическую сложность.
- Повышение тактовой частоты MCU не решает проблему – ограничение фундаментальное.

Сравнительный анализ конвейеризации в FPGA

FPGA реализует пространственный параллелизм и аппаратный конвейер. Каждая стадия – независимый блок.

Время (нс)	0	4	8	12	16	20	24
Данные АЦП	ADC0	ADC1	ADC2	ADC3	ADC4	ADC5	ADC6
MCU	Чтение ADC0	Обработка ADC0	Обработка ADC0	Нач. чтения ADC1	Потеря данных		
FPGA ст.1 (чтение)	ADC0	ADC1	ADC2	ADC3	ADC4	ADC5	ADC6
FPGA ст.2 (сравнение)	—	ADC0	ADC1	ADC2	ADC3	ADC4	ADC5
FPGA ст.3 (суммирование)	—	—	ADC0	ADC1	ADC2	ADC3	ADC4
FPGA ст.4 (результат)	—	—	—	—	ADC0	ADC1	ADC2

Таблица 1 – 4-стадийный конвейер FPGA против последовательного MCU

 FPGA после заполнения конвейера выдаёт результат **каждые 4 нс** (1 отсчёт за такт АЦП).

Масштабирование частоты: конвейер FPGA медленнее АЦП

Внутренняя логика FPGA может работать на частоте **ниже** частоты дискретизации за счёт десериализации.

(

$$F_{\text{eff}} = F_{\text{pipe}} \times N_{\text{samples}}$$

Пример: $F_{\text{pipe}} = 100 \text{ МГц}$, $N_{\text{samples}} = 4$ (десериализация 4:1) → эффективная пропускная способность **400 МГц**.

Для АЦП AD9480 (250 МГц) достаточно конвейера 125 МГц с DDR или 62,5 МГц с 4:1 → **запас по таймингу** и возможность использовать недорогую FPGA.




Рисунок 2 – Десериализация и понижение тактовой частоты конвейера

Вывод: FPGA не обязана работать на частоте АЦП – это ключевое преимущество перед MCU.

Заключение

- ◆ **Несостоятельность MCU** в высокочастотных трактах (≥ 100 МГц) из-за последовательной модели.
- ◆ **Преимущество FPGA** – пространственный параллелизм и аппаратный конвейер, обеспечивающий обработку каждого отсчёта в реальном времени.
- ◆ **Выбор элементной базы:** АЦП AD9480 (250 МГц, 8 бит) с параллельным LVDS-интерфейсом, FPGA с десериализацией (конвейер 125 МГц/62,5 МГц).
- ◆ **Итог:** Для систем потоковой обработки с частотой дискретизации от 100 МГц применение FPGA – архитектурно обоснованная необходимость.

Предложенная конфигурация обеспечивает требуемую производительность при разумных экономических затратах и может служить основой макета устройства сопровождения детекторов спектрометрического гамма-каротажа.

Список литературы

1. AD9480 Datasheet: 8-Bit, 250 MSPS A/D Converter. Analog Devices, 2005.
2. Xilinx 7 Series FPGAs GTP Transceivers User Guide (UG482).
3. JESD204B Standard. JEDEC Solid State Technology Association, 2011.
4. DS92LV18 Datasheet: 18-Bit Bus LVDS Serializer/Deserializer. Texas Instruments, 2010.
5. Хоровиц П., Хилл У. Искусство схемотехники. – М.: Мир, 2014.

Новосибирск, 2025 г.