## Міністерство освіти і науки України

# Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

з лабораторної роботи №2

з дисципліни: «Моделювання комп'ютерних систем»

на тему: «Структурний опис цифрового автомата. Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan3A FPGA»

## Варіант 3

Виконав:

ст. гр. КІ-202

Іванюк Д. В.

Прийняв:

Козак Н. Б.

**Мета роботи:** на базі стенда реалізувати цифровий автомат світлових ефектів згідно заданих вимог.

### Етапи роботи:

- 1. Інтерфейс пристрою та функціонал реалізувати згідно отриманого варіанту завдання.
- 2. Логіку переходів реалізувати з використанням мови опису апаратних засобів.
- 3. Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів.
- 4. Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів.
- 5. Зінтегрувати всі компоненти логіки переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.
- 6. Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.
- 7. Інтегрувати створений автомат зі стендом додати подільник частоти для вхідного тактового сигналу призначити фізичні виводи на FPGA.
- 8. Згенерувати файк та перевірити роботу за допомогою стенда Elbert V2 Spartan3A FPGA.
- 9. Підготувати і захистити звіт.

#### Завдання:

Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	1	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0
2	0	0	1	1	0	0	0	0
3	0	0	0	1	1	0	0	0
4	0	0	0	0	1	1	0	0
5	0	0	0	0	0	1	1	0
6	0	0	0	0	0	0	1	1
7	0	0	0	0	0	0	0	1

Табл.2.1 Вихідні сигнали для кожного стану.

- Пристрій повинен використовувати тактовий сигнал 12MHz від мікроконтролера і знижувати частоту за допомогою внутрішнього подільника Мікроконтролер є частиною стенда Elbert V2 Spartan3A FPGA. Тактовий сигнал заведено на вхід LOC = P129 FPGA.
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (MODE):
  - Якщо MODE=о то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
  - Якщо MODE=1 то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід (SPEED) керування швидкістю роботи:
  - Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
  - $\circ$  Якщо *SPEED=1* то автомат працює зі швидкістю, <u>В 4 РАЗИ ВИЩОЮ</u> ніж в режимі (*SPEED= 0*).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів.
- Для керування сигналами RESET/SPEED використати будь які з PUSH BUTTON кнопок.

### Виконання роботи:

1) Логіку переходів реалізувати з використанням мови опису апаратних засобів.

MOD E	CURR_STATE( 2)	CURR_STATE( 1)	CURR_STATE( 0)	NEXT_STATE( 2)	NEXT_STATE( 1)	NEXT_STATE( 0)
0	0	0	0	0	0	1
0	0	0	1	0	1	0
0	0	1	0	0	1	1
0	0	1	1	1	0	0
0	1	0	0	1	0	1
0	1	0	1	1	1	0
0	1	1	0	1	1	1
0	1	1	1	0	0	0
1	0	0	0	1	1	1
1	0	0	1	0	0	0
1	0	1	0	0	0	1
1	0	1	1	0	1	0
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

Табл.2.2. Логіка переходів для всіх станів автомата.

```
19
20 library IEEE:
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 entity TRANSITION_LOGIC is
      Port (CURR_STATE : in std_logic_vector(2 downto 0);
24
25
              MODE : in std_logic;
26
               NEXT_STATE : out std_logic_vector(2 downto 0)
27
28 end TRANSITION LOGIC;
29
30 architecture TRANSITION_LOGIC_ARCH of TRANSITION_LOGIC is
31
32 begin
       NEXT STATE(0) <= not(CURR STATE(0));</pre>
33
       NEXT_STATE(1) <= ((not(MODE) and not(CURR_STATE(1)) and CURR_STATE(0)) or
34
35
                             (not(MODE) and CURR_STATE(1) and not(CURR_STATE(0))) or
                             (MODE and not(CURR_STATE(1)) and not(CURR_STATE(0))) or
36
                             (MODE and CURR_STATE(1) and CURR_STATE(0)));
37
        NEXT_STATE(2) <= ((not(MODE) and CURR_STATE(2) and not(CURR_STATE(1))) or</pre>
38
39
                             (CURR_STATE(2) and CURR_STATE(1) and not(CURR_STATE(0))) or
40
                             (MODE and CURR_STATE(2) and CURR_STATE(0)) or
                             (not (MODE) and not (CURR STATE(2)) and CURR STATE(1) and CURR STATE(0)) or
41
                             (\texttt{MODE} \ \ \texttt{and} \ \ \texttt{not} \ (\texttt{CURR\_STATE} \ (2)) \ \ \texttt{and} \ \ \texttt{not} \ (\texttt{CURR\_STATE} \ (1)) \ \ \texttt{and} \ \ \texttt{not} \ (\texttt{CURR\_STATE} \ (0)))));
42
43
44
45
    end TRANSITION LOGIC ARCH;
```

Рис.2.1. VHDL опис логіки переходів.




Рис.2.2. Граф переходів автомата між станами.

2) Логіку формування вихідних сигналів реалізувати з використанням мови опису апаратних засобів VHDL.

Логічні вирази для вихідних сигналів:

 $OUT_BUS(0) \le (not(IN_BUS(2)))$  and  $not(IN_BUS(1))$  and  $not(IN_BUS(0))$ ;

```
\begin{split} & \text{OUT\_BUS}(1) <= (\text{not}(\text{IN\_BUS}(2)) \text{ and } \text{not}(\text{IN\_BUS}(1))); \\ & \text{OUT\_BUS}(2) <= ((\text{not}(\text{IN\_BUS}(2)) \text{ and } \text{not}(\text{IN\_BUS}(1)) \text{ and } \text{IN\_BUS}(0)) \text{ or } \\ & (\text{not}(\text{IN\_BUS}(2)) \text{ and } \text{IN\_BUS}(1) \text{ and } \text{not}(\text{IN\_BUS}(0))); \\ & \text{OUT\_BUS}(3) <= (\text{not}(\text{IN\_BUS}(2)) \text{ and } \text{IN\_BUS}(1)); \\ & \text{OUT\_BUS}(4) <= ((\text{not}(\text{IN\_BUS}(2)) \text{ and } \text{IN\_BUS}(1) \text{ and } \text{IN\_BUS}(0)) \text{ or } \\ & (\text{IN\_BUS}(2) \text{ and } \text{not}(\text{IN\_BUS}(2)) \text{ and } \text{not}(\text{IN\_BUS}(0))); \\ & \text{OUT\_BUS}(5) <= (\text{IN\_BUS}(2) \text{ and } \text{not}(\text{IN\_BUS}(1)) \text{ and } \text{IN\_BUS}(0)) \text{ or } \\ & (\text{IN\_BUS}(2) \text{ and } \text{IN\_BUS}(2) \text{ and } \text{not}(\text{IN\_BUS}(1)) \text{ and } \text{IN\_BUS}(0)) \text{ or } \\ & (\text{IN\_BUS}(2) \text{ and } \text{IN\_BUS}(1) \text{ and } \text{not}(\text{IN\_BUS}(0))); \\ \end{aligned}
```

 $OUT_BUS(7) \le (IN_BUS(2) \text{ and } IN_BUS(1));$ 

```
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
23 entity OUTPUT LOGIC is
        Port ( IN_BUS : in std_logic_vector(2 downto 0);
OUT_BUS : out std_logic_vector(7 downto 0)
25
27 end OUTPUT LOGIC;
29 architecture OUTPUT_LOGIC_ARCH of OUTPUT_LOGIC is
31 begin
32
            OUT_BUS(0) <= (not(IN_BUS(2))) and not(IN_BUS(1)) and not(IN_BUS(0))) after 1 ns; OUT_BUS(1) <= (not(IN_BUS(2))) and not(IN_BUS(1))) after 1 ns;
33
34
            OUT_BUS(1) <= (not(IN_BUS(2)) and not(IN_BUS(1))) after 1 ns;

OUT_BUS(2) <= ((not(IN_BUS(2)) and not(IN_BUS(1)) and IN_BUS(0)) or (not(IN_BUS(2)) and IN_BUS(1) and not(IN_BUS(0)))) after 1 ns;

OUT_BUS(3) <= (not(IN_BUS(2)) and IN_BUS(1)) after 1 ns;

OUT_BUS(4) <= ((not(IN_BUS(2)) and IN_BUS(1)) and IN_BUS(0)) or (IN_BUS(2) and not(IN_BUS(1))) and not(IN_BUS(0)))) after 1 ns;

OUT_BUS(5) <= (IN_BUS(2) and not(IN_BUS(1))) after 1 ns;
35
36
37
38
            OUT_BUS(6) <= ((IN_BUS(2) and not(IN_BUS(1)) and IN_BUS(0)) or (IN_BUS(2) and IN_BUS(1) and not(IN_BUS(0)))) after 1 ns;
OUT_BUS(7) <= (IN_BUS(2) and IN_BUS(1)) after 1 ns;
39
40
43 end OUTPUT_LOGIC_ARCH;
```

Puc.2.3. VHDL onuc вихідних сигналів.

3) Згенерувати символи для описів логіки переходів та логіки формування вихідних сигналів.




Рис.2.4. Згенеровані схематичні символи.

4) Зінтегрувати всі компоненти логіки переходів логіку формування вихідних сигналів та пам'ять станів в єдину систему за допомогою ISE WebPACK Schematic Capture. Пам'ять станів реалізувати за допомогою графічних компонентів з бібліотеки.




Рис.2.5. Інтеграція всіх створених компонентів разом з пам'ятю стану автомата.

5) Промоделювати роботу окремих частин автомата та автомата вцілому за допомогою симулятора ISim.




Рис.2.6. Результат симуляції логіки переходів в ІЅіт.







Рис.2.7. Результат симуляції логіки вихідних сигналів в ISim.




 $Puc.2.8.\ Peзультат\ cuмуляції\ автомата\ (MODE=0,\ RESET=0).$ 



 $Puc. 2.9. \ Peзультат \ cumyляції автомата (MODE = 1, RESET = 0).$ 



 $Puc. 2.10.\ Peзультат\ cuмуляції\ aвтомата\ (MODE=0,\ RESET=1).$ 



 $Puc. 2.11. \ Peзультат \ cuмуляції автомата (MODE = 1, RESET = 1).$ 

6) Інтегрувати створений автомат зі стендом Elbert V2 – Spartan3A FPGA. Додати подільник частоти для вхідного тактовового сигналу призначити фізичні виводи на FPGA.




Рис.2.12. Автомат світлових сигналів та подільник тактового сигналу.




Рис.2.13. Результат симуляції при всіх можливих станах.

```
UCF for ElbertV2 Development Board
CONFIG VCCAUX = "3.3";
# Clock 12 MHz
                         LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
 NET "CLOCK"
LED
LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
   NET "OUTPUT (0)"
   NET "OUTPUT (1)"
                        LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
   NET "OUTPUT(2)"
   NET "OUTPUT(3)"
   NET "OUTPUT (4)"
                        LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
   NET "OUTPUT (5)"
   NET "OUTPUT(6)"
   NET "OUTPUT (7)"
DP Switches
LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
h------
                             Switches
LOC = P80 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
   NET "RESET"
   NET "SPEED"
```

Рис.2.14. Призначення фізичних входів та виходів.

#### Висновок:

В ході виконання цієї лабораторної роботи я реалізував на базі стенда Elbert V2 – Spartan3A FPGA цифровий автомат світлових ефектів згідно заданих вимог.