МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Інститут комп'ютерних технологій, автоматики та метрології кафедра "Електронних обчислювальних машин"



Звіт

з лабораторної роботи №1

дисципліни «Моделювання комп'ютерних систем»

на тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA» Варіант 9

Виконав:

студент групи KI-202 Іванюк Д. В.

Прийняв:

Козак Н. Б.

ЛАБОРАТОРНА РОБОТА №1

Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA

Мета роботи: Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

Завдання:

- 1. Інсталяція Xilinx ISE та додавання ліцензії.
- 2. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Bit файла та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Вхідні дані (варіант 9):

in_1	in_0	out_0	out_1	out_2	out_3	out_4	out_5	out_6
0	0	0	0	0	0	1	1	0
0	1	1	0	1	1	1	1	0
1	0	1	1	0	0	1	0	0
1	1	1	0	1	0	1	1	1

Виконання завдання:

Мар	Мар	Мар	Мар	Мар	Мар	Мар
B B A 0 1 A 1 1	B B A 0 0 A 1 0	B B A 0 1 A 0 1	B B A 0 1 A 0 0	B B A 1 1 A 1 1	B B A 1 1 A 0 1	B B A 0 0 A 0 1
Map Layout	Map Layout	Map Layout	Map Layout	Map Layout	Map Layout	Map Layout
B B A 0 1 A 2 3	B B A 0 1 A 2 3	B B A 0 1 A 2 3	B B A 0 1 A 2 3	B B A 0 1 A 2 3	B B A 0 1 A 2 3	B B A 0 1 A 2 3
Groups (1,3) B	Groups	Groups	Groups	Groups (0,1,2,3)	Groups (0,1) A	Groups
$(2,3) \mid A$ $y = B + A$	(2) A.B $y = AB'$	$(1,3) \mid B$ $y = B$	y = A'B	y = 1	(1,3) B $y = A' + B$	y = AB




Рис.1.1 Схема дешифратора

```
# This file is a .ucf for ElbertV2 Development Board
     # UCF for ElbertV2 Development Board
11
     CONFIG VCCAUX = "3.3";
                                           LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz:
14
15
16
     17
18
19
     LOC = P46
LOC = P47
LOC = P48
LOC = P49
LOC = P50
                                                        | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
20
          NET "OUT 1"
NET "IN 0"
NET "OUT 3"
NET "OUT 4"
NET "OUT 5"
NET "OUT 5"
                                                          COSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;

COSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;

IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;

IOSTANDARD = LVCMOSS3 | SLEW = SLOW | DRIVE = 12;
21
22
23
                                                        | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
24
25
                                         Loc = P51
Loc = P54
26
27
28
          #NET "LED[7]"
                                           LOC = P55
                                                           | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
     29
30
31
                                                   DP Switches
     32
                                          LOC = P70

LOC = P69

LOC = P68

LOC = P64

LOC = P63

LOC = P60

LOC = P59

LOC = P58
          NET "IN_0"
NET "IN_1"
#NET "DPSwitch[2]"
33
34
35
                                                            PULLUP
                                                                       | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                                                                         | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
| IOSTANDARD = LVCMOS33 | SLEW = SLOW |
                                                            PULLUP
                                                                                                                         DRIVE = 12;

DRIVE = 12;

| DRIVE = 12;

| DRIVE = 12;
          #NET "DPSwitch[3]"
#NET "DPSwitch[4]"
#NET "DPSwitch[5]"
#NET "DPSwitch[6]"
36
37
                                                             PULLUP
                                                             PULLUP
                                                                                                                          DRIVE = 12;
DRIVE = 12;
38
                                                                          IOSTANDARD = LVCMOS33 | SLEW = SLOW |
IOSTANDARD = LVCMOS33 | SLEW = SLOW |
39
40
                                                             PULLUP
                                                                                                                          DRIVE = 12;
```

Puc.1.1 Файл" l1.ucf":

Вміст файлу " l1.ucf ":

```
# This file is 11.ucf for ElbertV2 Development Board
                            #
                        #
# To use it in your project :
# * Remove or comment the lines corresponding to unused pins in the project
#
# * Rename the used signals according to the your project
                             #
#
         UCF for ElbertV2 Development Board
#
CONFIG VCCAUX = "3.3";
# Clock 12 MHz
#NET "Clk"
        LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD =
12MHz;
#
        LED
LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
NET "OUT_0"
DRIVE = 12;
NET "OUT 1"
        LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
```

DRIVE = 12:

```
NET "IN 0"
                  LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12:
 NET "OUT_3"
                 LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT 4"
                 LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT 5"
                 LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT 6"
                 LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 #NET ''LED[7]''
                 LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW
| DRIVE = 12;
#
              DP Switches
NET "IN 0"
                    LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 |
SLEW = SLOW | DRIVE = 12;
                    LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 |
 NET "IN 1"
SLEW = SLOW | DRIVE = 12;
 #NET "DPSwitch[2]" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 |
SLEW = SLOW | DRIVE = 12;
                   LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 |
 #NET "DPSwitch[3]"
SLEW = SLOW | DRIVE = 12;
                   LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 |
 #NET "DPSwitch[4]"
SLEW = SLOW | DRIVE = 12;
 #NET "DPSwitch[5]"
                   LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 |
SLEW = SLOW | DRIVE = 12;
 #NET "DPSwitch[6]"
                 LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 |
SLEW = SLOW | DRIVE = 12;
```

#NET "DPSwitch[7]" LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;




Рис.1.2 Часова Діаграма

Висновок:

Під час виконання лабораторної роботи навчився інстальовувати середовище розробки Xilinx ISE та ознайомився зі стендом Elbert V2 – Spartan 3A FPGA.