МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА»

Інститут комп'ютерних технологій, автоматики та метрології кафедра "Електронних обчислювальних машин"



Звіт

з лабораторної роботи №1

дисципліни «Моделювання комп'ютерних систем»

на тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA» Варіант 9

Виконав:

студент групи KI-202 Іванюк Д. В.

Прийняв:

Козак Н. Б.

ЛАБОРАТОРНА РОБОТА №1

Інсталяція та ознайомлення з середовищем розробки Xilinx ISE.

Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA

Мета роботи: Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA.

Завдання:

- 1. Інсталяція Xilinx ISE та додавання ліцензії.
- 2. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Bit файла та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Вхідні дані (варіант 9):

in_1	in_0	out_0	out_1	out_2	out_3	out_4	out_5	out_6
0	0	0	0	0	0	1	1	0
0	1	1	0	1	1	1	1	0
1	0	1	1	0	0	1	0	0
1	1	1	0	1	0	1	1	1

Виконання завдання:




Рис.1.1 Схема дешифратора

```
# UCF for ElbertV2 Development Board
     CONFIG VCCAUX = "3.3";
12
      # Clock 12 MHz
#NET "Clk"
13
                                               LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;
15
     18
19
           NET "OUT_0"
NET "OUT_1"
NET "IN_0"
NET "OUT_3"
NET "OUT_4"
NET "OUT_5"
                                            LOC = P46
LOC = P47
LOC = P48
LOC = P49
LOC = P50
LOC = P51
                                                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
20
22
23
24
25
26
27
                                                             | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                                            LOC = P54
LOC = P55
     .......
30
     DP Switches
31
32
          NET "IN_0"
NET "IN_1"
#NET "DPSwitch[2]"
#NET "DPSwitch[4]"
#NET "DPSwitch[5]"
#NET "DPSwitch[6]"
#NET "DPSwitch[6]"
                                              LOC = P70
LOC = P69
                                                                            | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
| IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
33
34
35
                                                                  PULLUP
                                               LOC = P69
LOC = P68
LOC = P64
LOC = P63
LOC = P60
LOC = P59
LOC = P58
                                                                                IOSTANDAD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

IOSTANDADD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;


IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

IOSTANDADD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

IOSTANDADD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
                                                                   PULLUP
36
37
38
                                                                   PULLUP
                                                                   PULLUP
39
           #NET "DPSwitch[7]"
                                                                                 IOSTANDARD = LVCMOS33 |
                                                                   PULLUP
```

Puc.1.1 Файл" l1.ucf":



```
NET "OUT_1"
                LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "IN 0"
                  LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12;
 NET "OUT 3"
                LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT 4"
                 LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT 5"
                LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 NET "OUT_6"
                LOC = P54 | IOSTANDARD = LVCMOS33 | SLEW = SLOW |
DRIVE = 12;
 #NET ''LED[7]''
                 LOC = P55 | IOSTANDARD = LVCMOS33 | SLEW = SLOW
| DRIVE = 12;
#
              DP Switches
LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 |
 NET "IN_0"
SLEW = SLOW | DRIVE = 12;
 NET "IN 1"
                    LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 |
SLEW = SLOW | DRIVE = 12;
 #NET "DPSwitch[2]" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 |
SLEW = SLOW | DRIVE = 12;
                   LOC = P64 | PULLUP | IOSTANDARD = LVCMOS33 |
 #NET "DPSwitch[3]"
SLEW = SLOW | DRIVE = 12;
 #NET "DPSwitch[4]"
                  LOC = P63 | PULLUP | IOSTANDARD = LVCMOS33 |
SLEW = SLOW | DRIVE = 12;
                 LOC = P60 | PULLUP | IOSTANDARD = LVCMOS33 |
 #NET "DPSwitch[5]"
SLEW = SLOW | DRIVE = 12;
```

#NET "DPSwitch[6]" LOC = P59 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

#NET "DPSwitch[7]" LOC = P58 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;




Рис.1.2 Часова Діаграма

Висновок:

Під час виконання лабораторної роботи навчився інстальовувати середовище розробки Xilinx ISE та ознайомився зі стендом Elbert V2 – Spartan 3A FPGA.