

Міністерство освіти і науки України
Національний технічний університет України
«Київський політехнічний інститут»

Кафедра КЕОА

Лабораторна робота №1
з курсу: «Апаратні прискорювачі обчислень на мікросхемах
програмованої логіки»

Виконав:
студент III-
го курсу ФЕЛ
група ДК-02
Мачковський Д.В.
25.10.2022

Київ-2022

Хід роботи

1. В Simulink реалізувати підсистему, що розраховує функцію:


$$Y = W0*X0 + W1*X1 + W2*X2 + W*X3$$

Типи даних входів: int8


Тип даних виходу: int16

На входах і виході поставити регістри (блок затримки на 1 такт)

Схема має наступний вигляд:



Вигляд всередині блоку Subsystem:



Налаштування першого Uniform Random number:

Block Parameters: Uniform Random Number

Uniform Random Number

Output a uniformly distributed random signal. Output is repeatable for a given seed.

Parameters

Minimum:

Maximum:

Seed:

Sample time:

☒ Interpret vector parameters as 1-D

Налаштування останнього Uniform Random number:

Block Parameters: Uniform Random Number7

Uniform Random Number

Output a uniformly distributed random signal. Output is repeatable for a given seed.

Parameters

Minimum:
0

Maximum:
 2^8-1

Seed:
14

Sample time:
1


☒ Interpret vector parameters as 1-D

? OK Cancel Help Apply

Параметр seed починається з 7 і далі збільшується з кількістю uniform random number. Всі інші налаштування були задані на основі параметрів які вказані в методичних матеріалах і їх можна буде продивитися в надісланому проекті.

2. В логічному аналізаторі переглянути дані на входах і на виході створеної підсистеми у знаковому десятковому поданні (форматі).

Результат виглядає наступним чином:



Для контролю результатів були встановлені Log Select Signal після блоків множення також (Subsystem/Product), з чого можна прикладом побачити, що добуток Subsystem/_iW0 і Subsystem/i_X0 $-106 \cdot -93 = 9858$. Аналогічно перевіряються інші W і X. Далі йде сума чотирьох Subsystem/Product, який, перевіривши, дає правильні результати.

3. Додати у звіт згенерований код на Verilog та результат синтезу згенерованого коду в Quartus для створеної підсистеми (звіт по апаратним витратам, результат виклику RTL Viewer).

Згенерований Verilog код має наступний вигляд:

```

1 // -----
2 //
3 // File Name: hdlsrc\Lab1_2\Subsystem.v
4 // Created: 2022-10-18 20:02:47
5 //
6 // Generated by MATLAB 9.12 and HDL Coder 3.20
7 //
8 //
9 // -----
10 // -- Rate and Clocking Details
11 // -----
12 // Model base rate: 1
13 // Target subsystem base rate: 1
14 //
15 //
16 // Clock Enable Sample Time
17 // -----
18 // ce_out 1
19 // -----
20 //
21 //
22 // Output Signal Clock Enable Sample Time
23 // -----
24 // o_Y ce_out 1
25 // -----
26 //
27 // -----
28 //
29 // -----
30 //
31 //
32 // Module: Subsystem
33 // Source Path: Lab1_2/Subsystem
34 // Hierarchy Level: 0
35 //
36 // -----
37 //
38 `timescale 1 ns / 1 ns
39

```

```

40 module Lab1MATLAB
41     (i_CLK,
42      i_RST_N,
43      i_CLK_EN,
44      i_W0,
45      i_W1,
46      i_W2,
47      i_W3,
48      i_X0,
49      i_X1,
50      i_X2,
51      i_X3,
52      ce_out,
53      o_Y);
54
55
56 input i_CLK;
57 input i_RST_N;
58 input i_CLK_EN;
59 input signed [7:0] i_W0; // int8
60 input signed [7:0] i_W1; // int8
61 input signed [7:0] i_W2; // int8
62 input signed [7:0] i_W3; // int8
63 input signed [7:0] i_X0; // int8
64 input signed [7:0] i_X1; // int8
65 input signed [7:0] i_X2; // int8
66 input signed [7:0] i_X3; // int8
67 output ce_out;
68 output signed [17:0] o_Y; // sfixed18
69
70
71 wire enb;
72 reg signed [7:0] Unit_Delay_out1; // int8
73 reg signed [7:0] Unit_Delay1_out1; // int8
74 reg signed [7:0] Unit_Delay2_out1; // int8
75 reg signed [7:0] Unit_Delay3_out1; // int8
76 reg signed [7:0] Unit_Delay4_out1; // int8
77 wire signed [15:0] Product_out1; // int16
78
79 reg signed [7:0] Unit_Delay5_out1; // int8
80 wire signed [15:0] Product1_out1; // int16
81 wire signed [16:0] Add_stage2_1; // sfixed17
82 wire signed [16:0] Add_stage2_2; // sfixed17
83 wire signed [16:0] Add_op_stage1; // sfixed17
84 reg signed [7:0] Unit_Delay6_out1; // int8
85 wire signed [15:0] Product2_out1; // int16
86 wire signed [17:0] Add_stage3_1; // sfixed18
87 wire signed [17:0] Add_stage3_2; // sfixed18
88 wire signed [17:0] Add_op_stage2; // sfixed18
89 reg signed [7:0] Unit_Delay7_out1; // int8
90 wire signed [15:0] Product3_out1; // int16
91 wire signed [17:0] Add_stage4_1; // sfixed18
92 wire signed [17:0] Add_out1; // sfixed18
93 reg signed [17:0] Unit_Delay8_out1; // sfixed18
94
95 assign enb = i_CLK_EN;

```

```

96
97 always @(posedge i_CLK or negedge i_RST_N)
98 begin : Unit_Delay_process
99 if (i_RST_N == 1'b0) begin
100 Unit_Delay_out1 <= 8'sb00000000;
101 end
102 else begin
103 if (enb) begin
104 Unit_Delay_out1 <= i_W0;
105 end
106 end
107 end
108
109
110
111 always @(posedge i_CLK or negedge i_RST_N)
112 begin : Unit_Delay1_process
113 if (i_RST_N == 1'b0) begin
114 Unit_Delay1_out1 <= 8'sb00000000;
115 end
116 else begin
117 if (enb) begin

```

```

118 Unit_Delay1_out1 <= i_W1;
119 end
120 end
121 end
122
123
124
125 always @(posedge i_CLK or negedge i_RST_N)
126 begin : Unit_Delay2_process
127 if (i_RST_N == 1'b0) begin
128 Unit_Delay2_out1 <= 8'sb00000000;
129 end
130 else begin
131 if (enb) begin
132 Unit_Delay2_out1 <= i_W2;
133 end
134 end
135 end
136
137
138
139 always @(posedge i_CLK or negedge i_RST_N)
140 begin : Unit_Delay3_process
141 if (i_RST_N == 1'b0) begin
142 Unit_Delay3_out1 <= 8'sb00000000;
143 end
144 else begin
145 if (enb) begin
146 Unit_Delay3_out1 <= i_W3;
147 end
148 end
149 end
150
151
152
153 always @(posedge i_CLK or negedge i_RST_N)
154 begin : Unit_Delay4_process
155 if (i_RST_N == 1'b0) begin
156 Unit_Delay4_out1 <= 8'sb00000000;
157 end

```

```

158 else begin
159 if (enb) begin
160 Unit_Delay4_out1 <= i_X0;
161 end
162 end
163 end
164
165
166
167 assign Product_out1 = Unit_Delay_out1 * Unit_Delay4_out1;
168
169
170
171 always @(posedge i_CLK or negedge i_RST_N)
172 begin : Unit_Delay5_process
173 if (i_RST_N == 1'b0) begin
174 Unit_Delay5_out1 <= 8'sb00000000;
175 end
176 else begin
177 if (enb) begin
178 Unit_Delay5_out1 <= i_X1;
179 end
180 end
181 end
182
183
184
185 assign Product1_out1 = Unit_Delay1_out1 * Unit_Delay5_out1;
186
187


```

```

189 assign Add_stage2_1 = {Product_out1[15], Product_out1};
190 assign Add_stage2_2 = {Product1_out1[15], Product1_out1};
191 assign Add_op_stage1 = Add_stage2_1 + Add_stage2_2;
192
193
194
195 always @(posedge i_CLK or negedge i_RST_N)
196 begin : Unit_Delay6_process
197 if (i_RST_N == 1'b0) begin
198
199 Unit_Delay6_out1 <= 8'sb00000000;
200 end
201 else begin
202 if (enb) begin
203 Unit_Delay6_out1 <= i_X2;
204 end
205 end
206 end
207
208
209 assign Product2_out1 = Unit_Delay2_out1 * Unit_Delay6_out1;
210
211
212
213 assign Add_stage3_1 = {Add_op_stage1[16], Add_op_stage1};
214 assign Add_stage3_2 = {{2{Product2_out1[15]}}, Product2_out1};
215 assign Add_op_stage2 = Add_stage3_1 + Add_stage3_2;
216
217
218
219 always @(posedge i_CLK or negedge i_RST_N)
220 begin : Unit_Delay7_process
221 if (i_RST_N == 1'b0) begin
222 Unit_Delay7_out1 <= 8'sb00000000;
223 end
224 else begin
225 if (enb) begin
226 Unit_Delay7_out1 <= i_X3;
227 end
228 end
229 end
230
231
232
233 assign Product3_out1 = Unit_Delay3_out1 * Unit_Delay7_out1;
234
235
236
237 assign Add stage4 1 = {{2{Product3_out1[15]}}, Product3_out1};
238
239 assign Add_stage4_1 = {{2{Product3_out1[15]}}, Product3_out1};
240 assign Add_out1 = Add_op_stage2 + Add_stage4_1;
241
242
243 always @(posedge i_CLK or negedge i_RST_N)
244 begin : Unit_Delay8_process
245 if (i_RST_N == 1'b0) begin
246 Unit_Delay8_out1 <= 18'sb000000000000000000;
247 end
248 else begin
249 if (enb) begin
250 Unit_Delay8_out1 <= Add_out1;
251 end
252 end
253 end
254
255
256 assign o_Y = Unit_Delay8_out1;
257
258 assign ce_out = i_CLK_EN;
259
260 endmodule // Subsystem
261
262

```


Результат синтезу в RTL Viewer:



5. Створити тестбенч в Matlab для створеної підсистеми і додати в звіт результат симуляції тестбенча в Modelsim/Questasim.

Результат симуляції створеного тестбенчу:

