Міністерство освіти і науки України Національний технічний університет України «Київський політехнічний інститут»

Кафедра КЕОА

Лабораторна робота №1 з курсу: «Апаратні прискорювачі обчислень на мікросхемах програмованої логіки»

Виконав:

студент IIIго курсу ФЕЛ група ДК-02

Мачковський Д.В.

25.10.2022

Хід роботи


1. В Simulink реалізувати підсистему, що розраховує функцію:

$$Y = W0*X0 + W1*X1 + W2*X2 + W*X3$$


Типи даних входів: int8 Тип даних виходу: int16

На входах і виході поставити регістри (блок затримки на 1 такт)


Схема має наступний вигляд:




Вигляд всередині блоку Subsystem:



Налаштування першого Uniform Random number:




Налаштування останнього Uniform Random number:



Параметр seed починається з 7 і далі збільшується з кількістю uniform random number. Всі інші налаштування були задані на основі параметрів які вказані в методичних матеріалах і їх можна буде продивитися в надісланому проекті.

2. В логічному аналазаторі переглянути дані на входах і на виході створеної підсистеми у знаковому десятковому поданні (форматі).

Результат виглядає наступним чином:



Для контролю результатів були встановлені Log Select Signal після блоків множення також (Subsystem/Product), 3 чого можна прикладом побачити, що добуток Subsystem/_iW0 i Subsystem/i_X0 -106*-93 = 9858. Аналогічно перевіряються інші W і X. Далі йде сума чотирьох Subsystem/Product, який, перевіривши, дає правильні результати.

3. Додати у звіт згенерований код на Verilog та результат синтезу згенерованого коду в Quartus для створеної підсистеми (звіт по апаратним витратам, результат виклику RTL Viewer).


Згенерований Verilog код має наступний вигляд:

```
1
2
3
4
5
6
7
                      File Name: hdlsrc\Laba1_2\Subsystem.v
Created: 2022-10-18 20:02:47
                      Generated by MATLAB 9.12 and HDL Coder 3.20
-- Rate and Clocking Details
                      Model base rate: 1
                      Target subsystem base rate: 1
                      Clock Enable Sample Time
                                                       1
                                                                                                     Clock Enable Sample Time
                                                                                                     ce_out
                                                                                                                                          1
                      Module: Subsystem
Source Path: Laba1_2/Subsystem
Hierarchy Level: 0
                 timescale 1 ns / 1 ns
                module Laba1MATLAB
 41
42
43
44
45
46
47
48
49
50
51
55
56
57
58
60
61
62
                                           (i_CLK, i_RST_N
                                               i_CLK_EN,
i_WO,
                                               i_W1,
i_W2,
                                               i_W3,
i_X0,
                                                i_x1,
                                               i_X2,
i_X3,
                                              ce oút.
                                              o_Y);
                      input
                                            i_CLK;
i_RST_N;
                      input
input
                                            i_CLK_EN
                                                                              i_W0;
i_W1;
i_W2;
i_W3;
i_X0;
i_X1;
                      input
input
                                           signed
signed
                                                                                                          int8
                                                                                                           int8
                                           signed
signed
                       input
                                                                                                          int8
                       input
                                                                                                           int8
 63
64
65
66
67
68
69
70
71
72
73
74
75
76
                       input
                                            signed
                                                                                                          int8
                                                                                                          int8
                                            signed
                       input
                       input
                                            signed
                      input
                                           signed [7
                                                                              i X3:
                                                                                                         int8
                      output
                                           ce_out;
                                          signed [17:0] o_Y; // sfix18
                      output
                      wire enb;
                                                   [7:0] Unit_Delay_out1; // int8
[7:0] Unit_Delay1_out1; // int8
[7:0] Unit_Delay2_out1; // int8
[7:0] Unit_Delay3_out1; // int8
[7:0] Unit_Delay4_out1; // int8
[7:0] Unit_Delay4_out1; // int8
                     reg signed [7
                      wire signed [15:0] Product_out1:
                   reg signed [/:0] Unit_Delay5_outl; // int8 wire signed [15:0] Productl_outl; // int16 wire signed [16:0] Add_stage2_1; // sfix17 wire signed [16:0] Add_stage2_2; // sfix17 wire signed [16:0] Add_op_stage1; // sfix17 reg signed [7:0] Unit_Delay6_outl; // int8 wire signed [15:0] Product2_outl; // int16 wire signed [17:0] Add_stage3_1; // sfix18 wire signed [17:0] Add_stage3_2; // sfix18 wire signed [7:0] Unit_Delay7_outl; // int8 wire signed [7:0] Unit_Delay7_outl; // int8 wire signed [15:0] Product3_outl; // int16 wire signed [15:0] Product3_outl; // int18 wire signed [17:0] Add_stage4_1; // sfix18 wire signed [17:0] Add_stage4_1; // sfix18 reg signed [17:0] Unit_Delay8_outl; // sfix18
 78
79
80
81
82
83
84
85
86
87
88
90
91
92
93
94
                     assign enb = i_CLK_EN;
```

```
always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay_process
if (i_RST_N == 1'b0) begin
    Unit_Delay_out1 <= 8'sb000000000;</pre>
   98
99
             100
101
102
103
104
105
                                Unit_
end
else begin
if (enb) begin
Unit_Delay_out1 <= i_W0;
106
107
                            end
end
107
108
109
110
111
112
113
                      always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay1_process
if (i_RST_N == 1'b0) begin
    Unit_Delay1_out1 <= 8'sb00000000;</pre>
             114 |
115 |
116 |
117 |
                                 end
else begin
if (enb) begin
                                            Unit_Delay1_out1 <= i_W1;
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
                                       end
                                  end
                             end
                      always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay2_process
if (i_RST_N == 1'b0) begin
   Unit_Delay2_out1 <= 8'sb000000000;
end
else begin
   if (enb) begin
      Unit_Delay2_out1 <= i_W2;
end</pre>
             end
                      always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay3_process
if (i_RST_N == 1'b0) begin
    Unit_Delay3_out1 <= 8'sb00000000;</pre>
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
                                Unit_end
end
else begin
if (enb) begin
Unit_Delay3_out1 <= i_W3;
              Ur
end
end
end
                       always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay4_process
if (i_RST_N == 1'b0) begin
    Unit_Delay4_out1 <= 8'sb00000000;
and</pre>
              158
159
160
161
162
                                  else begin
  if (enb) begin
   Unit_Delay4_out1 <= i_X0;</pre>
                                  end
 163
164
165
166
167
168
169
170
171
172
173
                        assign Product_out1 = Unit_Delay_out1 * Unit_Delay4_out1;
                       always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay5_process
if (i_RST_N == 1'b0) begin
    Unit_Delay5_out1 <= 8'sb00000000;</pre>
174
175
176
177
                                  else begin
if (enb) begin
              178
179
180
181
                                            Unit_Delay5_out1 <= i_X1;
                                       end
                             end
end
 182
183
184
185
186
187
                       assign Product1_out1 = Unit_Delay1_out1 * Unit_Delay5_out1;
```

```
assign Add_stage2_1 = {Product_out1[15], Product_out1};
assign Add_stage2_2 = {Product1_out1[15], Product1_out1};
assign Add_op_stage1 = Add_stage2_1 + Add_stage2_2;
189
190
191
192
193
194
195
196
197
                always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay6_process
  if (i RST N == 1'b0) begin
         E
                            Unit_Delay6_out1 <= 8'sb000000000;
end
                       else begin
if (enb) begin
         Unit_Delay6_out1 <= i_X2;
                            end
                    end
end
                assign Product2_out1 = Unit_Delay2_out1 * Unit_Delay6_out1;
                assign Add_stage3_1 = {Add_op_stage1[16], Add_op_stage1};
assign Add_stage3_2 = {{2{Product2_out1[15]}}}, Product2_out1};
assign Add_op_stage2 = Add_stage3_1 + Add_stage3_2;
                always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay7_process
if (i_RST_N == 1'b0) begin
    Unit_Delay7_out1 <= 8'sb000000000;</pre>
                        end
                        end
else begin
  if (enb) begin
    Unit_Delay7_out1 <= i_X3;
  end</pre>
         end
end
                assign Product3_out1 = Unit_Delay3_out1 * Unit_Delay7_out1;
                assign Add stage4 1 = {{2{Product3 out1[15]}}}. Product3 out1}:
                 assign Add_stage4_1 = {{2{Product3_out1[15]}}}, Product3_out1};
assign Add_out1 = Add_op_stage2 + Add_stage4_1;
237
238
249
240
241
242
243
244
245
246
247
248
250
251
252
252
253
254
255
256
257
                 always @(posedge i_CLK or negedge i_RST_N)
begin : Unit_Delay8_process
if (i_RST_N == 1'b0) begin
    Unit_Delay8_out1 <= 18'sb000000000000000000;
and</pre>
         ⊟
          Unit_=
end
else begin
if (enb) begin
Unit_Delay8_out1 <= Add_out1;
          ₽
                     end
                assign o_Y = Unit_Delay8_out1;
                assign ce_out = i_CLK_EN;
 260
261
262
             endmodule // Subsystem
```

Результат синтезу в RTL Viewer:



5. Створити тестбенч в Matlab для створеної підсистеми і додати в звіт результат симуляції тестбенча в Modelsim/Questasim.

Результат симуляції створеного тестбенчу:

