

一、实验目的

- 1.掌握 FPGA 中 lpm_ROM 的设置,作为只读存储器 ROM 的工作特性和配置方法;
- 2.用文本编辑器编辑 mif 文件配置 ROM,学习将程序代码以 mif 格式文件加载于 lpm_ROM 中;
- 3.在初始化存储器编辑窗口编辑 mif 文件配置 ROM;
- 4.验证 FPGA 中 mega_lpm_ROM 的功能。

二、实验原理

ALTERA 的 FPGA 中有许多可调用的 LPM (Library Parameterized Modules)参数化的模块库,可构成如 lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq 的存储器结构。CPU 中的重要部件,如 RAM、ROM 可直接调用他们构成,因此在 FPGA 中利用嵌入式阵列块 EAB 可以构成各种结构的存储器, lpm_ROM 是其中的一种。lpm_ROM 有 5 组信号:地址信号 address[],数据信号 q[],时钟信号 inclock、outclock、允许信号 memenable,其参数都是可以设定的。由于 ROM 是只读存储器,所以它的数据口是单向的输出端口,ROM 中的数据是在对 FPGA 现场配置时,通过配置文件一起写入存储单元的。

实验中主要应掌握以下三方面的内容:

- 1.lpm_ROM 的参数设置;
- 2.lpm_ROM 中数据的写入,即 LPM_FILE 初始化文件的编写;
- 3.lpm_ROM 的实际应用,在实验台上的调试方法。

三、实验内容

A.新建一个存储器初始化 (.mif) 文件。

B.打开 QuartusII,在顶部菜单中选 File -> New other files ->memory initialization file,单击 OK,在弹出的对话框中输入字数 64 和字长 8,单击 OK,打开存储器初始化编辑窗口。利用 View 菜单命令,改变地址或字长的显示格式等,选择要编辑的字(反白显示),直接输入内容。然后点 File ->save as,在弹出的对话框中选择“保存在” D:\lpm_rom,输入文件名 Mif1,文件名后缀选择.mif,取消最下面一行的 Create new project based on this file 的选择框的对勾,点击保存完成。

C.打开 QuartusII,选 File ->New Block Diagram/schematic File 单击 OK,进入图形输入界面,单击鼠标右键,点 Insert ->Symobl...,在 libraries 库中选择需要的元件,(如果知道元件名称也可以直接输入),在这里我们在 Name 框中直接输入 lpm_rom,点 OK,在弹出的窗口中选择 VHDL,在 What name do you want for the output file? 点 Browse,选择元件存放的文件夹 D:\lpm_rom,给元件取名 lpm_rom0,点击 next,进入 LPM_ROM 选择对话框,在 currently select device family 中选择芯片 Cyclone III,选宽 8 位,64 字节,选中 Dual clock,点 next 进入下一界面,去掉已打勾的“q” output port,然后点 next 进入下一界面,点 browse,选前面已建立的 D: D:\lpm_rom\ Mif1.mif 文件,点 next -> next, Finish 完成 lpm_rom0 的输入。重复点鼠标右键选 Insert Symobl...,在 libraries 库中择其他需要的 input, output 引脚。连接到 lpm_rom0 对应的端口,修改输入引脚名称一个为 a[5...0],时钟名为 clk,输出引脚的名称为 q[7...0],然后点 save,在弹出的窗口 Do you want to create a new project on this file? 回答“是”,点 next -> next,在窗口中选择存入新建的文件夹 D:\lpm_rom 中,项目名 lpm_rom0, lpm_rom0,点 next->next,在设备窗口中分别选择: Family 为 CycloneIII, package 为 PQFP, Pin count 为 240, Speed grade 为 8,点 next -> next ->选择 EP3C40Q248C8, Finish 保存。

D.在快捷键中,点击编译键▶完成编译。如果有错误,可返回前面重新检查、修改输入后再次编译,直到看到提示编译成功信息。

2.波形仿真:

A.打开 QuartusII，选 File File -> New other files -> Vector Waveform File，点击 OK 进入仿真界面。

B.在左空白处双击左键，在新出现的对话框的 Radix 中选择 Hexadecimal (16 进制)，点 Node Finder 点 list 选中需要仿真的信号，a[5...0]，clk，[7...0]点击 OK->OK。

C.加入信号。

D.选仿真需要的时间，点击 Edit，选择 End time (100 us)。点 a[0]，设置为高电平。点 clk (10 ns)，一般可设置时钟的周期为 10-100 us，End time 为 1-100 us。

E.保存。系统会自动把后缀加上。

F.仿真。点快捷键 仿真。

3.引脚锁定

仿真完成后，选择菜单 Assignments-> pins->Location，根据实验电路结构图 NO.0 和芯片引脚对照表，查出 a[5...0]，clk，q[7...0]，在核心芯片 EP3C40Q240C8 上所对应的引脚号，进行引脚锁定。引脚锁定后再次编译，点快捷键 编译。

4.下载

将电脑与实验箱通过并口连接接好，点快捷键，在出现的 *.sof 文件上，选中 program/configure 点快捷键。即可设计下载到 FPGA 中。最后是用实验箱进行硬件测试。

四、实验结果


1.存储器初始化文件内容：

Addr	+0	+1	+2	+3	+4	+5	+6	+7
0	0	1	2	3	4	5	6	7
8	8	9	10	11	12	13	14	15
16	16	17	18	19	20	21	22	23
24	24	25	26	27	28	29	30	31
32	32	33	34	35	36	37	38	39
40	40	41	42	43	44	45	46	47
48	48	49	50	51	52	53	54	55
56	56	57	58	59	60	61	62	63

2.LPM_ROM 图形文件：



3.波形仿真结果：



选择实验电路模式为 NO.0，24 位数据输出由数码 8 至数码 3 显示，6 位地址由键 2、键 1 输入，键 1 负责低 4 位，地址锁存时钟 CLK 由键 8 控制，每一次上升沿，将地址锁入，数码管 8/7/6/5/4/3 将显示 ROM 中输出的数据。发光管 8 至 1 显示输入的 6 位地址值。

例如：当由键 2、键 1 输入的地址为 000001 时，数码管 3 显示 000001F，表示读取的数据为十进制的 1；当由键 2、键 1 输入的地址为 010001 时，数码管 3 显示 000011FF，

表示读取的数据为十进制的 17。由此可见，本次实验成功地验证了 FPGA 中 mega_lpm_ROM 的功能。

五、思考题

1.如何在图形编辑窗口中设计 LPM-ROM 存储器？怎样设计地址宽度和数据线的宽度？

答：进入图形输入界面，双击鼠标左键，在 Name 框中输入 lpm_rom，点 OK，在弹出的窗口中选择 VHDL，在 What name do you want for the output file?中点 Browse，选择元件存放的文件夹 D:\lpm_rom，给元件取名 lpm_rom0，点击 next，进入 LPM_ROM 选择对话框，在 currently select device family 中选择芯片 Cyclone III，选宽 8 位，64 字节。

2.怎样导入 LPM-ROM 的设计参数文件和存储 LPM-ROM 的设计参数文件？

答：点 next 进入下一界面，去掉已打勾的“q”output port，点 next 进入下一界面，点 browse，选前面已建立的 D: D:\lpm_rom\Mif1.mif 文件，点 next->next，最后点击 Finish 完成 lpm_rom0 的输入。

3.怎样对 LPM-ROM 的设计参数文件进行软件仿真测试？

答：选 File File->New other files->Vector Waveform File，点击 OK 进入仿真界面。在左空白处双击左键，在新出现的对话框的 Radix 中选择 Hexadecimal（16 进制），点 Node Finder 点 list 选中需要仿真的信号：a[5...0]，clk，[7...0]点击 OK。加入信号，选仿真需要的时间，点击 Edit，设置 End time 为 100 us。设置 A 组信号的变化为从 0-63（十进制），每隔 10us 变化一次，同时设置时钟的周期为 20us。保存，点快捷键 仿真。

4.怎样在实验台上对 LPM-ROM 进行测试？

答：仿真完成后，选择菜单 Assignments->pins->Location，根据实验电路结构图 NO.0 和芯片引脚对照表，查出 a[5...0]，clk，q[7...0]，在核心芯片 EP3C40Q240C8 上所对应的引脚号，进行引脚锁定。引脚锁定后再次编译，点快捷键 编译。将电脑与实验箱通过并口连接接好，点快捷键，在出现的*.sof 文件中选中 program/configure 点快捷键即可将设计下载到 FPGA 中，最后用实验箱进行硬件测试。

一、实验目的

- 1.了解简单运算器的数据传输通路。
- 2.验证运算功能发生器的组合功能。
- 3.掌握算术逻辑运算加、减、与的工作原理。
- 4.验证实验台运算的8位加、减、与、直通功能。
- 5.按给定数据，完成几种指定的算术和逻辑运算。

二、实验原理

算术逻辑单元 ALU 的数据通路如图 2-1 所示。其中运算器 ALU181 根据 74LS181 的功能用 VHDL 硬件描述语言编辑而成，构成 8 位字长的 ALU。参加运算的两个 8 位数据分别为 A[7...0]和 B[7...0]，运算模式由 S[3...0]的 16 种组合决定，而 S[3...0]的值由 4 位 2 进制计数器 LPM_COUNTER 产生，计数时钟是 Sclk(图 2-1)；此外，设 M=0，选择算术运算，M=1 为逻辑运算，CN 为低位的进位位；F[7...0]为输出结果，CO 为运算后的输出进位位。两个 8 位数据由总线 IN[7...0]分别通过两个电平锁存器 74373 锁入，ALU 功能如表 2-1 所示。

选择端	高电平作用数据		
S3 S2 S1 S0	M=H	M=L 算术操作	
	逻辑功能	Cn=L (无进位)	Cn=H (有进位)
0 0 0 0	$F = \overline{A}$	$F = A$	$F = A \text{ 加 } 1$
0 0 0 1	$F = \overline{A + B}$	$F = A + B$	$F = (A + B) \text{ 加 } 1$
0 0 1 0	$F = \overline{A}B$	$F = A + \overline{B}$	$F = A + \overline{B} + 1$
0 0 1 1	$F = 0$	$F = \text{减 } 1 \text{ (2 的补码)}$	$F = 0$
0 1 0 0	$F = \overline{AB}$	$F = A \text{ 加 } \overline{AB}$	$F = A \text{ 加 } \overline{AB} \text{ 加 } 1$
0 1 0 1	$F = \overline{B}$	$F = (A + B) \text{ 加 } \overline{AB}$	$F = (A + B) \text{ 加 } \overline{AB} + 1$
0 1 1 0	$F = A \oplus B$	$F = A \text{ 减 } B$	$F = A \text{ 减 } B \text{ 减 } 1$
0 1 1 1	$F = A\overline{B}$	$F = A + \overline{B}$	$F = (A + \overline{B}) \text{ 减 } 1$
1 0 0 0	$F = \overline{A} + B$	$F = A \text{ 加 } AB$	$F = A \text{ 加 } AB \text{ 加 } 1$
1 0 0 1	$F = \overline{A} \oplus \overline{B}$	$F = A \text{ 加 } B$	$F = A \text{ 加 } B \text{ 加 } 1$
1 0 1 0	$F = B$	$F = (A + \overline{B}) \text{ 加 } AB$	$F = (A + \overline{B}) \text{ 加 } AB \text{ 加 } 1$
1 0 1 1	$F = AB$	$F = AB$	$F = AB \text{ 减 } 1$
1 1 0 0	$F = 1$	$F = A \text{ 加 } A$	$F = A \text{ 加 } A \text{ 加 } 1$
1 1 0 1	$F = A + \overline{B}$	$F = (A + B) \text{ 加 } A$	$F = (A + B) \text{ 加 } A \text{ 加 } 1$
1 1 1 0	$F = A + B$	$F = (A + \overline{B}) \text{ 加 } A$	$F = (A + \overline{B}) \text{ 加 } A \text{ 加 } 1$
1 1 1 1	$F = A$	$F = A$	$F = A \text{ 减 } 1$

注 1、* 表示每一位都移至下一更高有效位，“+”是逻辑或，“加”是算术加

注 2、在借位减法表达上，表 2-1 与标准的 74181 的真值表略有不同。

三、实验步骤

1. 调用 ALU 元件

2.以原理图方式建立顶层文件工程

选择图形方式。输入实验电路图，从 Quartus II 的基本元件库中将各元件调入图形编辑窗口、连线，添加输入输出引脚。

将图形文件 ALU.bdf 保存到原先建立的文件夹中，将当前文件设置成工程文件，以后的操作就都是对当前工程文件进行的。

3.器件选择

选择 Cyclone 系列，在 Devices 中选择器件 EP1C6QC240C8。编译，引脚锁定，再编译。引脚锁定后需要再次进行编译，才能将锁定信息确定下来，同时生成芯片编程/配置所需要的各种文件。

4.芯片编程

打开编程窗口。将配置文件 ALU.sof 下载进 GW48 系列现代计算机组成原理系统中的 FPGA 中。

5.验证 ALU 的运算器的算术运算和逻辑运算功能

选择实验系统的电路模式为 NO.0，根据表 2-1，从键盘输入数据 A[7...0]和 B[7...0]，并设置 S[3...0]、M、Cy，验证 ALU 运算器的算术运算和逻辑运算功能，记录实验数据。

四、实验结果

				算术运算		逻辑运算
S ₃ S ₂ S ₁ S ₀				C _n =0	C _n =1	
0000				F=(0AA)	F=(0AB)	F=(155)
0001				F=(0FF)	F=(100)	F=(100)
0010				F=(1AA)	F=(1AB)	F=(055)
0011				000	1FF	000
0100				1FD	1FE	1FE
0101				1FD	1FE	1FE
0110				0FE	0FD	0FE
0111				1FF	1FE	0FE
1000				1FE	1FF	000
1001				1FE	1FF	1FF
1010				0FE	0FF	0FF
1011				0FF	0FE	0FF
1100				0AA	0AB	0AB
1101				0AA	0AB	1FF
1110				054	055	055
1111				055	054	055

	S ₃ S ₂ S ₁ S ₀	M	C _n	DR1	DR2	结果	C _n Y
逻辑乘	1011	1	0	66	FF	66	0
逻辑或	1010	1	0	66	66	66	0
按位加	0110	1	0	66	66	00	0
取反	0101	1	0	66	00	99	1
加1	0000	0	1	66	99	9A	0
求负	0010	0	1	66	9A	66	0
加法	1001	0	0	66	66	CC	0
减法	0110	0	0	66	CC	9A	1

一、实验目的


1. 掌握节拍脉冲发生器的设计方法和工作原理。
2. 理解节拍脉冲发生器的工作原理。

二、实验原理

计算机之所以能够按照人们事先规定的顺序进行一系列的操作或运算，就是因为它的控制部分能够按一定的先后顺序正确地发出一系列相应的控制信号。这就要求计算机必须有时序电路。控制信号就是根据时序信号产生的。本实验说明时序电路中节拍脉冲发生器的工作原理。

1.连续节拍发生电路:

可由 4 个 D 触发器组成，可产生 4 个等间隔的时序信号 T1-T4，其中 CLK1 为时钟信号，由实验台右边的方波信号源 clock0 提供，可产生 1Hz-12MHz 的方波信号频率。实验者可根据实验自行选择信号频率。当 RST1 为低电平时，T1 输出为“1”，而 T2、T3、T4 输出为“0”；当 RST1 由低电平变为高电平后，T1~T4 将在 CLK1 的输入脉冲作用下，周期性地轮流输出正脉冲，机器进入连续运行状态（EXEC）。




T1~T4 以及 CLK1、RST1 的工作波形如图 3-2 所示。硬件实验验证方法如图 3-1 所示, 下载 .SOF 文件, 选择实验模式 1, Clock0 接 4Hz, 键 8 控制 RST1, 高电平时可以看到, 发光管 1、2、3、4 分别显示 T1、T2、T3、T4 的输出电平。


三、实验步骤

1. 硬件验证测试连续节拍发生电路，实验结果与仿真波形图 3-2 比较。
2. 硬件验证测试单步节拍发生电路，实验结果与仿真波形图 3-4 比较。
3. 硬件验证测试单步/连续节拍发生电路，实验结果与仿真波形图 3-6 比较。
4. 绘出相应的时序波形图。

四、实验结果

1.节拍脉冲发生器仿真波形





结果分析：

节拍脉冲发生器实验：实验中选择实验模式 1，Clock0 选择信号频率为 4Hz。当按下按键 8 使 RST1 为低电平时，T1 输出为“1”，而 T2、T3、T4 输出为“0”，此时 D4、D3、D2、D1 不亮；当按下键 8 使 RST1 由低电平变为高电平后，T1~T4 将在 CLK1 的输入脉冲作用下，周期性地轮流输出正脉冲，体现为 D4、D3、D2、D1 轮流亮光。

单步运行电路实验：选择实验模式 1，Clock0 接 4Hz，键 8 控制 RST1。按下键 8 使输出为低电平时，出现一个负脉冲，此时发光管 D1、D2、D3、D4 分别显示 T1、T2、T3、T4 的输出电平一次；当按下键 8 使输出为高电平时，发光管 D1、D2、D3、D4 不亮。

选择实验模式 1，Clock0 接 4Hz，键 8 控制 RST1，键 7 控制 S0，发光管 1、2、3、4 分别显示 T1、T2、T3、T4 的输出电平。当键 7 控制 S0 输出低电平时，选择的运行模式为单步运行。此时按下键 8 使输出为低电平时，出现一个负脉冲，此时发光管 D1、D2、D3、D4 分别显示 T1、T2、T3、T4 的输出电平一次，当按下键 8 使输出为高电平时，发光管 D1、D2、D3、D4 不亮。当键 7 控制 S0 输出高电平时，选择的运行模式为连续运行。当按下按键 8 使 RST1 为低电平时，T1 输出为“1”，而 T2、T3、T4 输出为“0”，此时 D4、D3、D2、D1 不亮；当按下键 8 使 RST1 由低电平变为高电平后，T1~T4 将在 CLK1 的输入脉冲作用下，周期性地轮流输出正脉冲，体现为 D4、D3、D2、D1 轮流亮光。

五、思考题

1. 单步运行与连续运行有何区别，它们各自的使用环境怎样？

答：区别:单步运行只在复位后 T1-T4 依次产生一个脉冲，对应与计算机中执行一条指令，而连续运行复位后 T1-T4 将依次产生脉冲不断循环下去。使用环境:单步运行用于调试器对单步指令运行的控制，连续运行用于程序的正常运行和连续运行控制连续指令执行。

2. 如何实现单步/连续运行工作方式的切换？

答：通过 S0 控制 2-1MUX 的 2 选 1 控制端。当 S0 为低电平时，Y=A，即实现了单步方式；当 S0 为高电平时，Y=B，即切换到连续方式。


一、实验目的

1. 掌握地址单元的工作原理。
2. 掌握的两种工作方式，加 1 计数和重装计数器初值的实现方法；
3. 掌握地址寄存器从程序计数器和内部总线获得数据的实现方法。

二、实验原理


地址单元主要由三部分组成：程序计数器、地址寄存器和多路开关。

程序计数器 PC 用以指出下一条指令在主存中的存放地址，CPU 正是根据 PC 的内容去存取指令的。因程序中指令是顺序执行的，所以 PC 有自增功能。程序计数器提供下一条程序指令的地址，如电路图 4-1 所示，在 T4 时钟脉冲的作用下具有自动加 1 的功能；在 LDPC 信号的作用下可以预置计数器的初值（如子程序调用或中断响应等）。当 LDPC 为高电平时，计数器装入 data[] 端输入的数据。aclr 是计数器的清 0 端，高电平有效（高电平清零）；aclr 为低电平时，允许计数器正常计数。



地址寄存器 AR（74273）锁存访问内存 SRAM 的地址。273 中的地址来自两个渠道。一是程序计数器 PC 的输出，通常是下一条指令的地址；二是来自于内部数据总线的数据，通常是被访问操作数的地址。

为了实现对两路输入数据的切换，在 FPGA 的内部通过总线多路开关 BUSMUX 进行选择。LDAR 与多路选择器的 sel 相连，当 LDAR 为低电平，选择程序计数器的输出；当 LDAR 为高电平时，选择内部数据总线的数据。



三、实验步骤

1. 按照图 4-1 程序计数器原理图编辑、输入电路，实验台选择 NO.0 工作模式。对输入原理图进行编译、引脚锁定、并下载到实验台。示例工程文件是 PC_unit.bdf。硬件实验验证。

实验说明：

(1) 下载 pc_unit.sof ；

(2) 用模式键选模式“0”，再按一次右侧的复位键；


(3) 键 2 和键 1 可输入 8 位总线数据 B[7...0]（此值显示于发光管 D1~D8 和数码管 2、1）；CLR（键 5）按 2 次(010)，产生一正脉冲，高电平清零；LDAR（键 6）=0 时，BUSMUX 输出程序计数器 PC 的值；LDAR=1 时，BUSMUX 输出 B[7...0]总线数据。LDPC（键 7）：程序计数器 PC 预置控制端，当 LDPC=1 时，将 B[7...0]总线数据装入程序计数器 PC；当 LDPC=0 时，程序计数器 PC 处于计数自动工作状态，对 T4 进行计数；T4（键 8）：程序计数器 PC 的计数时钟 CLK，键 8 按动两次产生一个计数脉冲。

2. 通过 B[7...0]设置程序计数器的预加载数据。当 LDPC=0 时，观察程序计数器自动加 1 的功能；当 LDPC=1 时，观察程序计数器加载输出情况，
示例操作：

- (1) 所有键置 0, 键 2、1 输入 A5; 按键 5PC 计数器清 0(010);
- (2) 连续按动键 8, 可以从数码 8、7 上看到 AR 的输出, 即 PC 值;
- (3) 按键 6'1', 选通直接输出总线上的数据 A5 作为 PC 值, 按键 8, 产生一个脉冲上升沿, 即可看到 AR (显示在数码 8、7) 的输出为 A5;
- (4) 使键 6=0, 仍选通 PC 计数器输出, 这时键 2、1 输入 86, 按键 7 产生一个上升脉冲(010), 即用 LDPC 将 86 加载进 PC 计数器;
- (5) 连续按动键 8, 可以发现 AR 的输出在 86 上累加输出: 86、87、88 等。

四、实验结果

1. 实验结果之 PC AR 工作仿真波形:



3. 分析:

- (1) 首先进行清零操作：将键 1-键 8 置 0，键 5 置 1，再按一次键 8 即可将 PC 清零；
- (2) 连续按键 8（此时保持键 6 为 0，代表选通 PC），可以从数码管 8、7 上看到 AR 的输出（即 PC 值）在不断地自增 1（一般是取指操作），对应地，在 CPU 中可以实现顺序访问地址；
- (3) 键 6 置 1，表示选通直接输出总线上的数据作为 AR 值（一般是取操作数操作），按下键 8，产生一个时钟脉冲的上升沿，可看到 AR 的输出（显示在数码管 8、7 上）即为总线上的数据值，值得注意的是，此时并未把地址加载到 PC 中！；
- (4) 键 6 置 0，选通 PC 计数器输出，此时用键 2、1 输入一个自定义的十六进制数据至总线上，按键 7 产生一个上升脉冲，代表 LDPC 将总线数据加载至 PC；
- (5) 在（4）的条件下，连续按动键 8，可以发现观察到 AR 中的数据值在（4）中输入的总线数据的基础上不断加 1。

五、思考题

分支和转移程序与顺序程序有何区别？

答：分支转移程序的特点是程序中含有转移指令而顺序程序没有地址转移指令，仅靠 PC 自增来顺序得到下一条要取的指令的地址以实现顺序执行指令。


一、实验目的

1. 理解总线的概念及特性；
2. 掌握总线传输控制特性。

二、实验原理

总线的基本概念：

总线是多个系统部件之间进行数据传输的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。所谓总线就是指能为多个功能部件服务的一组公用信息线。



实验所用总线实验传输框图如图 5-1 所示。它将几种不同的设备挂在总线上，有存储器、输入设备、输出设备、寄存器。这些设备在传统的系统中需要有三态输出控制，然而在 FPGA 的内部没有三态输出控制结构，因此必须采用总线输出多路开关结构加以控制。按照传输要求恰当有序地控制它们，就可以实现总线信息传输。

三、实验内容

1. 实验任务

根据挂在总线上的几个基本部件，设计一个简单的流程。

- (1) 输入设备将数据打入寄存器 R0。
- (2) 输入设备将另一个数据打入地址寄存器 AR。
- (3) 将寄存器 R0 中的数据写到当前地址的存储器中。
- (4) 将当前地址的存储器中的数用数码管显示。图 5-4 是总线控制的波形图。

2. 实验步骤

(1) 实验电路如图 5-2 所示。写使能 WE=1 允许写，WE=0 禁止写，允许读；inclock 为数据 DATA 锁存时钟。具体操作可参考图 5-3。

(2) 文件是 BUS-4.bdf，下载 BUS-4.sof 到实验台的 FPGA 中；

(3) 实验内容 1

根据图 5-2 完成实验操作：选择实验模式“0”；再按一次右侧的复位键(用一接线将实验板上键 9 的输入端插针与适配板上 FPGA 的第 P196 针相连，以便能用键 9 控制 OUT 锁存器的时钟；)：初始状态；1、键 4、键 3 控制设备选择端：sel[1…0]=00 (键 4、键 3=00)；2、此时由键 2、键 1 输入的数据(26H，显示于数码管 2、1)直接进入 BUS (数码管 8、7 显示)，键 5、6、7 为低电平；3、键 8=1 (允许 RAM 写入)完成图 5-2 所示的操作：4、键 5 发正脉冲 (0-1-0)，将数据打入寄存器 R0；5、键 2、键 1 再输入数据(如 37H)；6、键 6 发正脉冲 (0-1-0)，将数据打入地址寄存器 AR；7、键 2、1 再输入数据(如 48H)；8、键 7 发正脉冲 (0-1-0)，将数据写入 RAM (此时必须键 8 输出‘1’，注意此时进入 RAM 的数据 48H 是放在地址 37H 单元的)；9、键 2、键 1 再输入数据(如 59H)；10、键 9 发正脉冲 (0-1-0)，将数据写入寄存器 OUT (数码管 6、5 将显示此数)；11、键 4、键 3 分别选择 sel[1…0]=00、01、10、11，从数码管 8、7 上观察被写入的各寄存器中的数据。

(4) 实验内容 2

先将数据 28H 写入 RAM 的地址(4AH),再将数据 1BH 送进 R0,最后将刚才写入 RAM 中地址 (4AH) 的数据读出送到 OUT 口。依据总线电路图 5-3, 操作如下:

1、用一接线将实验板上键 9 的输入端插针与适配板上 FPGA 的第 P196 针相连, 以便能用键 9 控制 OUT 锁存器的时钟; 键 3、4、5、6、7、8 都为低电平, 使键 4、键 3=00, 即总线多路选择器 sel[1...0]=00, 选择由键 2、键 1 输入的数据 4AH (地址), 直接进入 BUS;

2、按键 6 两次 (0-1-0), 产生一个正脉冲, 将地址数据 4AH (地址) 锁入地址寄存器 AR, 如图 5-3 所示, 此数据直接进入 RAM 的 address 端;

3、按键 2、键 1, 输入数据 28H (数据), 此时直接进入总线 BUS, 并进入 RAM 的 data 数据端; 按键 8=1 (RAM 写允许); 按键 7 两次, 将数 28H 写入 RAM (地址为 4AH), 最后按键 8=0, 写禁止, 读允许。

4、由键 2、键 1 输入的数据 1BH, 按键 5 两次 (0-1-0), 产生一个正脉冲, 即此数写入 R0 寄存器。

5、读 RAM 送到 OUT: 由键 2、键 1 输入的数据 4AH, 按键 5 两次, 使 4AH 进入 AR;

6、按键 7 两次, RAM 中 4AH 单元中的数据 28H 输出, 再使键 4、键 3=10, 即总线多路选择器 sel[1...0]=10, 此时 RAM 数据口的 28H 进入总线 BUS (可从数码管 8、7 上看到);

7、按键 9 一次 (此键是单脉冲), RAM 口的 28H 即被锁如输出口 OUT 寄存器, 由数码管 6、5 显示。

8、键盘/显示定义详细说明:

(1) 键 2、键 1 输入 D[7...0], 输入的数据同时显示在数码 2 和数码 3 上。

(2) 键 9、键 3 输入控制设备选择端 sel[1...0], 如图 5-2 所示, 键 4、键 3 控制总线多路选择器, 选择不同设备的数据进入总线: sel[1...0]= 00: 输入设备 INPUT 数据进入总线 BUS; = 01: 寄存器 R0 中的数据进入总线 BUS; = 11: 地址寄存器 AR 的数据进入总线 BUS; = 10: 存储器 RAM 的数据进入总线 BUS;

(4) 总线 BUS 上的输出数据显示在数码 8 和数码 7 上;

(5) 键 5 控制寄存器 R0 的输入选通锁存端;

(6) 键 6 控制地址寄存器 AR 输入选通锁存端;

(7) 键 7 控制 LPM_RAM 数据 DATA 输入锁存端;

(8) 键 8 控制 LPM_RAM 写入允许 WE 端, =1 有效;

(9) 键 9 控制输出设备 OUTPUT 的输入选通端, 输出数据显示在数码 6 和数码 5 上, 要求首先用一接线将实验板上键 9 的输入端插针与适配板上 FPGA 的第 P196 针相连。

四、实验结果

本次实验中我验证了实验内容 1, 具体操作步骤如下:

(1) 选择实验模式 “0”并置键 8 为高电平 (允许 RAM 写入);

(2) 利用键 4、键 3 控制设备选择端并置键 4、键 3 为低电平;

(3) 由键 2、键 1 输入数据 26H (显示于数码管 2、1), 该数据直接进入总线 (由数码管 8、7 显示);

(4) 键 5 发送一次正向脉冲, 将数据打入寄存器 R0;

(5) 键 2、键 1 输入数据 37H, 键 6 发送一次正向脉冲, 将数据打入地址寄存器 AR;

(6) 键 2、键 1 再输入数据 48H，键 7 发送一次正向脉冲，将数据写入 RAM（此时必须键 8 输出高电平）。由数据锁入规则可以知道此时进入 RAM 的数据 48H 存储在地址为 37H 的存储单元中。

用实验箱验证实验结果图如下：

五、思考题

1. 如何向 RAM 中输入多个数据，并在输出设备 OUTPUT 上显示这些数据？（将 3 个数据写入 RAM 的不同地址中，再将它们分别读出，在 OUT 上显示）

答：利用键一，键二，键三分别把数据输入，然后再用控制信号产生不同的脉冲将数据存入 RAM 中，然后再用相同的脉冲将数据读出来。

2. 传输过程中是否会在总线上发生数据冲突？若发生冲突应怎样避免？

答：若指令设计不当，可能会出现总线竞争或冲突的风险。可以通过总线仲裁的方式来避免冲突。

实验心得体会

通过这五次实验，我学会了如何将配置文件下载到 FPGA 中并进行硬件验证，掌握了运算器的传输和计算方法，了解了简单运算器的数据传输通路，熟悉了逻辑运算单元 ALU181 的真值表和对应的功能，掌握了节拍脉冲发生器的设计方法和工作原理，深入理解了总线的概念及数据传输特性，成功将在计组课本学过的理论知识和实验得到的实践结果相结合，锻炼了我的实践能力，我以后会更深入了解计算机组成的相关知识，希望能从中得到更多的启示并运用到工作与生活中。