
## 第四章 组合逻辑电路

數字电路 < 組合逻辑 (Combinational Logic Circuit) +存储电路(岩五章)
时序逻辑 (Sequential Logic Circuit)(岩六章) <

组合逻辑电路特点:从功能上:任意时刻输出仅取决于该时刻输入[一定存输入员输出]从电路结构上:不含记忆(存储)元件,不合反馈(无回路)

- 一、组合逻辑电路基本设计方法
  - 1. 逻辑抽象 一>针对实际问题进行建模, 确定逻辑变量个数及逻辑表达式个数
  - 2. 写出逻辑函数式 -> -般副过到写真值表方法,从此多出最简与或式或其它是重要证的开发
  - 3. 选择合适器件实现一>若是简单问题,可通过基本门电路实现,若为复杂电路则可用太恒和特现
- 二、常用逻辑电路〔中型器件〕双注意元件扩展端使明方法
  - 1、编码器:将输入的都高/维密信号变成一个对应的二进制化码
    - ①善匾编码器:任何时刻只允许输入1个编码信号(书P153)
    - ②优先编码器:同一时刻允许有多个部分,只对最高优先级输入编码(书P154)
    - 8-3 编码器 744C148



扩展端功能:S'选通端为心作,为1输出告辖野 Ys'和表示电路在作用无输入 YEx'和XEx 可用于扩展编码 Ys'和XEx 可用于扩展编码

二一十进制优先编码器 74411475 744118美似


☆2、泽石3器:将每个输入的二进制化石3 泽成对应的输出高化电平 C>-次小生产生所有最小I页,到如此实现用最简与或式描述的逻辑表达式

## ①二极管与门序到3钱-8线译码器(序)157)

伏兰设计简单易实现

缺点:车前入即且较低而车前出即且较高;由于一极管的压降导致输出高、任电平发生偏移


#### @ 744C138 (\$P159)



扩展端功能: Si=1 Si+Si=0 时正常工作

Y7~Y。对应于M7~M。 因此在输出端口加入医学逻辑门电路即可 组成逻辑函数基达式(注意744C138输出为 反变量)

### 级联场门:4-16译石3器



二一十进制译码器 7441 CY2 与744 C138美似

# 3、显示译写器 (书P/62)

注意扩展主端、灯凹试输入LT' 正零输入RBI' 正灯输入/逐输入BI/RBO'
工力能及如何通过级联实现具有正整功能的多位显示器 [於P169]

输入数据、

对应地址的数据传输

A I Y
B O SEL

由数据选择器的逻辑卷达式可知,若认为数据输入端和地址输入端同质,只见可以认为数据选择器实现了一个 N+1 变量的逻辑函数 (N 为地址分数)

5.加法器 (おり172)

①物器(灰考定进位)

(S=ABB)

② | 住全加器

( S= (A'B'CI'+AB'CI+A'BCI +ABCI')'

CO= (A'B'+B'CI'+A'CI')'

③发行加法器

新: 基础 结构简单但速度慢(:海传输,延迟)

超前进位:速度快(每一位进位和最后进位同时注)但完整复杂

6. 数值比较器 (书P177)

对两个输入数字从高位开始向任住逐位比较,只有在高位相等时才需比较任何 744085 (为7179)

