

ZONGULDAK BÜLENT ECEVİT ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ

EEM 308 – Lojik Devreler

RAPOR-II

UYGULAMA ADI

UYGULAMA 2: SENKRON SAYICI SIRALI (ARDIŞIL) MANTIK DEVRESİ TASARIMI

DERSIN SORUMLUSU

Doç. Dr. Rıfat HACIOĞLU

GRUP NO: I-8

UYGULAMAYI YAPANLAR

180106106006 Doğan Nalçacı 180106106061 Uğurcan Doğan (Grup Lideri) 180106106062 Erkan Doğan

Uygulamaları herhangi bir dış yardım almadan grup olarak hazırladık.

UYGULAMA 2 SENKRON SAYICI SIRALI (ARDIŞIL) MANTIK DEVRESİ TASARIMI

AMAÇ: Ardışık mantık devrelerinin çalışma prensibini anlamak ve saat(clock) kavramına aşina olmak. Belirli bir dizi için senkron sayıcı tasarlamak.

ÖN ÇALIŞMA: Sıralı mantık devre tasarımı; girişlerin, çıkışların ve iç durumların zaman sırasının bir durum tablosu veya durum şemasına göre tasarım işlemidir. Bellek hücreleri Flip-Flop ların karakteristik denklemleri ve tabloları ile birlikte tasarım aşamasında uyarma tabloları da önemlidir.

UYGULAMA

2) Senkron sayıcı sıralı(ardışıl) mantık devresi tasarlamak istiyorsunuz. 0 dan 9 a kadar sayma işlemini gerçekleştirecek ve Grupta yer alanların Öğrenci numaraları son hanesindeki rakamları saymayacaktır.

Tasarım işleminde takip edilecek işlem basamakları:

- i. Problem verilen bilgiler doğrultusunda tanımlanır.
- ii. Durum şeması/durum tablosu elde edilir. Mümkünse durum indirgemesi yapılır.
- iii. Kullanılacak Flip-Flop (SR, D, JK veya T) ve sayısı belirlenir.
- iv. Değişkenler Harita/Tablo yaklaşımları ile sadeleştirilir.
- v. Devre Şeması elde edilir.

İşlem Basamakları:

Tablo 6 'da decimal şeklinde verilen öğrenci numaraların son rakamları sayısal işlemler yapılabilmesi için binary dönüşümleri sağlandı.

Öğrenci ismi	Doğan Nalçacı	Uğurcan Doğan	Erkan Doğan
Numarası	18010610600 6	18010610606 1	18010610606 2
Decimal	6	1	2
Binary	0110	0001	0010

Tablo 6: Decimal sayı sisteminden binary sayı sistemine geçiş tablosu

Tasarlanacak sayacın 0'dan 9'a kadar sayma işlemi gerçekleştireceğinden dolayı 0 dan 9 a kadar sadece sayılacak sayıların binary sayı sistemindeki karşılıkları bulundu. Elde edilen sayılar her biri farklı durumları temsil ettiğinden dolayı farklı harfler kullanıldı (Tablo 7).

Sayı	0	3	4	5	7	8	9
Binary	0000	0011	0100	0101	0111	1000	1001
Durumlar	A	В	С	D	Е	F	Н

Tablo 7: 0'dan 9'a kadar sayma işlemi yapan sayacın sayı sistemi tablosu

Tasarlanacak sayacın durum değişimin gözlenmesi için durum tablosu oluşturuldu (Tablo 8).

Tablo 9: Sayacın doğruluk tablosu

	q1	q2	q3	q4	Q1	Q2	Q3	Q4	J1	K1	J2	КЗ	J3	КЗ	J4	К4
Α	0	0	0	0	0	0	1	1	0	Х	0	Х	1	Х	1	Х
В	0	0	1	1	0	1	0	0	0	Х	1	Х	Х	1	Х	1
С	0	1	0	0	0	1	0	1	0	Х	Х	0	0	Х	1	Х
D	0	1	0	1	0	1	1	1	0	Х	Х	0	1	Х	Х	0
E	0	1	1	1	1	0	0	0	1	Х	Х	1	Х	1	Х	1
F	1	0	0	0	1	0	0	1	Х	0	0	Х	0	Х	1	Х
Н	1	0	0	1	0	0	0	0	Х	1	0	Х	0	Х	Х	1

Kullanılan JK flip flopların tablo 10 'da verilen uyarma tabloları göz önüne alınarak doğruluk tablosunun kalan kısmı tamamlanmıştır.

q	Q	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Tablo 10: JK flip flopların uyarma tablosu

Sayacın doğruluk tablosu kullanılarak her bir flop flobun giriş denklemlerinin bulunması için doğruluk tablosundan 1 ve X değerleri karnogh haritalarına yerleştirilmiştir

14		a .	\sim	
ш	=0	120	١≺.	
J _	-ч	_~	_	

q3q4 q1q2	00	01	11	10
00	0	Χ	0	Χ
01	0	0	1	Χ
11	Χ	Χ	Χ	Χ
10	Х	Х	Χ	Χ

J2=q3

q3q4 q1q2	00	01	11	10
00	0	Х	1	Х
01	Х	Х	Х	Х
11	Х	Х	Х	Х
10	0	0	Χ	Χ

J3=q1'q2'+q1'q4

q3q4 q1q2	00	01	11	10
00	1	Χ	Χ	Χ
01	0	1	Χ	Χ
11	Х	Х	Х	Х
10	0	0	Χ	Χ

J4=1

q3q4 q1q2	00	01	11	10
00	1	Х	Х	Х
01	1	Х	Х	Х
11	Χ	Χ	Χ	Χ
10	1	Χ	Χ	Χ

K1=q4

q3q4 q1q2	00	01	11	10
00	Х	Х	Χ	Х
01	Χ	Χ	Χ	Χ
11	Х	Χ	Χ	Х
10	0	1	Χ	Χ

K2=q3


q3q4 q1q2	00	01	11	10
q1q2 \				
00	Χ	Χ	Χ	Χ
01	0	0	1	X
11	Χ	Х	Χ	Χ
10	Χ	Χ	Χ	Χ

K3=1

q3q4 q1q2	00	01	11	10
00	Χ	Х	1	Х
01	Х	Х	1	Х
11	Х	Х	Х	Х
10	X	Х	X	Х

|--|

q3q4 q1q2	00	01	11	10
00	Χ	Χ	1	Х
01	Х	0	1	Х
11	Х	Х	Х	Х
10	Х	1	Χ	Χ



Şekil 6: Devrenin gerçeklemesi ve proteus simülsyon yazılımı ile test edilmesi

Karnough haritları kullanılarak her bir flip flop için çıkış denklemleri elde edilmiştir. Elde edilen denklemler tasarımı yapılan sayacın gerçeklemesinde kullanılmıştır (Şekil 6).

SONUÇ VE YORUM

Uygulamada senkron bir şekilde sayma yapan sayıcı devresi tasarlandı. Tasarım sürecinde teorik bilgiler kullanılarak bir sayacın nasıl oluşturulacağını ve tasarım sürecinde nasıl bir yol izleyeceğimizin hakkında bilgi edindik. Tasarımı yapılan senkron sayacının benzetme programları kullanarak gerçekledik. Uygulama sonunda senkron sayıcıların tasarımı ve pratikte nasıl kullanacağımızı uygulamasını yaparak öğrendik.

Kaynakça

Zonguldak Bülent Ecevit Üniversitesi uzaktan eğitim internet sitesi (ue.beun.edu.tr)