Sprawozdanie z układów logicznych	Rok 2021
Jakub Samulski (260407)	Ćwiczenie nr 1
Kacper Suchanek (260468)	Temat: Ćwiczenie
	wprowadzające w tematykę
	laboratorium
Grupa laboratoryjna nr Z01-45u	Piątek
Prowadzący: mgr inż. Karol Stasiński	
	17.05-18.35

Spis Treści

Zagadnienia do opracowania	3
rola sygnału taktującego (zegara) w układach synchronicznych	3
co robi sygnał CLEAR	3
do czego służy sygnał RESET	3
Jaka jest podstawowa różnica między wejściami RIN. LIN oraz ABCD	3
Specyfikacja układu 74194	4
Opis	4
Sieć logiczna rejestru 74194	4
Oznaczenie graficzne rejestru 74194	4
Schemat Obudowy	5
Tabela stanów	7
Analiza układów	8
Układ A	8
Układ B	10
Układ C	12
Specyfikacja układów użytych przy podłączaniu	14
Ribliografia:	16

Zagadnienia do opracowania

rola sygnału taktującego (zegara) w układach synchronicznych

W układach synchronicznych występuje pewien (co najmniej jeden) wyróżniony sygnał – zwany przebiegiem zegarowym, taktującym lub synchronizującym. Przebieg ten wyznacza cykl pracy układu, a jego okres stanowi umowną jednostkę czasu. Sygnał zegarowy określa chwile, w których stany wejść oddziałują na układ.

co robi sygnał CLEAR

CLR (clear) – asynchroniczne wejście zerowania – pozwala na ustawienie wszystkich wartości układu do 0. (stan niski wymusza stany 0 na wszystkich wyjściach Q)

do czego służy sygnał RESET

Do zmiany trybu pracy układu

Jaka jest podstawowa różnica między wejściami RIN. LIN oraz ABCD


RIN i LIN to wejścia danych szeregowych a ABCD to wejścia danych równoległych

Specyfikacja układu 74194


Opis

Układ 74194 jest czterobitowym dwukierunkowym rejestrem przesuwającym, który spełnia wszystkie funkcje wymagane przez projektantów urządzeń lub systemów. Pozwala na łatwiejszą implementację rejestrów przesuwnych. Dzięki wejściom A, B, C i D możliwe jest wprowadzanie danych równolegle, a wejścia SO i S1 są wejściami sterującymi. Rejestr ma równoległe wejścia i równoległe wyjścia, wejścia szeregowe dla przesuwania w prawo i w lewo, wejścia rodzaju pracy oraz wejście zerowania, które jest asynchroniczne i niezależne od innych wejść. Nie możliwe jest jednoczesne wprowadzanie danych i przesuwanie bitów rejestru, a wszystkie akcje odbywają się, wraz z pojawieniem się stanu wysokiego na zegarze CLK. Wejście CLR jest wejściem asynchronicznym i resetuje informacje, gdy zostanie na nie podane logiczne "0" niezależnie od stanu zegara.

Sieć logiczna rejestru 74194




Oznaczenie graficzne rejestru 74194



Schemat Obudowy

Obudowa DIL-16



Znaczenie odpowiednich wejść/wyjść układu jest następujące:

- **SO i S1** wejścia określające tryb pracy układu
- **CLR** (clear) asynchroniczne wejście zerowania pozwala na ustawienie wszystkich wartości układu do 0. (stan niski wymusza stany 0 na wszystkich wyjściach Q)
- CLK wejście zegarowe każdy takt zegara pozwala przeprowadzać kolejne kroki obliczeń. (zmiany dokonywane są synchronicznie z narastającym zboczem impulsu zegarowego)
- **SR** (RIN) wejście danych szeregowych przy przesuwie w prawo
- **SL** (LIN) wejście danych szeregowych przy przesuwie w lewo
- **A, B, C, D** wejścia danych równoległych, pozwalają zadać wartości na odpowiadające im wyjścia Q_A, Q_B, Q_C, Q_D przy wprowadzaniu równoległym.
- **Q**_A, **Q**_B, **Q**_C, **Q**_D wyjścia danych równoległych

Stany wejść SO i S1 dają możliwość wyboru trybu pracy układu. Cztery takie tryby przedstawiają się następująco:

• S0:S1 = 0:0 Blokada zegara

Blokada wejścia zegarowego następuje, gdy na obu wejściach rodzaju pracy (SO i S1) jest przyłożony stan niski. Zmiany stanu na wejściach powinny być dokonywane, kiedy na wejściu zegarowym jest stan wysoki.

• S0: S1 = 1:0 Przesuw w prawo w kierunku od Q_A do Q_D

Dane są wprowadzane z prawego wejścia SR (RIN) i przesuwane w prawo wzdłuż rejestru synchronicznie z narastaniem zbocza impulsu zegarowego. Wartość z SR jest kopiowana do Q_A , z Q_A do Q_B itd. W czasie przesuwania w prawo wejścia równoległe danych są zablokowane.

• S0: S1 = 0:1 Przesuw w lewo w kierunku od Q_D do Q_A

Dane są wprowadzane z lewego wejścia SL (LIN) i przesuwane w lewo wzdłuż rejestru synchronicznie z narastaniem zbocza impulsu zegarowego. Wartość z SL jest kopiowana do Q_D , z Q_D do Q_C itd. W czasie przesuwania w prawo wejścia równoległe danych są również zablokowane.

• S0:S1 = 1:1 Wprowadzanie równoległe

Wprowadzone 4 bity danych do wejść danych równoległych po przetworzeniu są ładowane do odpowiednich wyjść danych równoległych. W czasie wprowadzania równoległego wejścia szeregowe (SR, SL) są zablokowane.

Tabela stanów

				т	abela fı	unke	cyjn	a						Fundada	
CLR	Tr	yb	CLK	Szere	gowe	Ró	wn	ole	głe	Wyjścia				Funkcja	
CLR	S0	S1	CLK	LIN	RIN	Α	В	C	D	QA	Q_B	Q_{C}	Q_D		
L	Х	Х	Х	Х	Х	Х	Х	Х	Х	L	L	L	L	Zerowanie Asynchroniczne	
Н	Χ	Χ	L	Χ	Х	Х	Х	Х	Х	Q_{A0}	Q _{B0}	Q_{C0}	Q_{D0}		
Н	Н	Н	↑	х	х	а	b	С	d	а	b	С	d	Wprowadzanie równoległe	
Н	L	Н	\uparrow	Χ	Н	Х	Х	Х	Х	Η	Q _{An}	Q_{Bn}	Q_{Cn}	Przesuwanie w prawo	
Н	L	Н	\uparrow	Χ	L	Х	Х	Х	Χ	L	Q _{An}	Q _{Bn}	Q_{Cn}	Przesuwanie w prawo	
Н	Н	L	\uparrow	Н	Х	Χ	Χ	Х	Х	Q_{Bn}	Q _{Cn}	Q_{Dn}	Η	Przesuwanie w lewo	
Н	Н	L	个	L	Х	Х	Х	Х	Χ	Q_{Bn}	Q _{Cn}	Q_{Dn}	L	rizesuwaille w lewo	
Н	L	L	Х	Х	Х	Х	Χ	Х	Х	Q_{A0}	Q _{B0}	Q _{C0}	Q_{D0}	Blokada	

Legenda:

H – stan wysoki, L – stan niski

X – stan dowolny to znaczy taki, który niezależnie od ustawienia nie wpływa na pracę układu

 Q_{A0} , Q_{B0} , Q_{C0} , Q_{D0} – wartości odpowiednio Q_A , Q_B , Q_C , Q_D przed modyfikacją (takie jak na wejściu)

 Q_{An} , Q_{Bn} , Q_{Cn} , Q_{Dn} – wartości odpowiednio Q_{A} , Q_{B} , Q_{C} , Q_{D} na wyjściu przerzutników, przed ostatnią zmianą na wejściu zegarowym ze stanu niskiego na wysoki

a, b, c, d – wartości ustalone na wejściach A,B, C, D

↑ - narastające zbocze sygnału zegarowego

Analiza układów

Układ A


- CLR (MR) = 1 stale
- Sygnał RESET ma wartość logiczną równą 1 (H) wpis równoległy (S0:S1 = H:H)
- Wartości wyjść Q_A, Q_B, Q_C = 0, Q_D = 1 (odpowiednio do wejść a, b, c = L, d = H)
- Wejście SL (DSL) przyjmuje wartość z wyjścia QA
- Sygnał RESET ma wartość logiczną równą 0 (L) przesuw w lewo (S0:S1 = L: H)


Takt	CLK	Q_D	Q_{C}	Q _B	Q _A	SL
1	L	Н	L	L	L	L
1	Н	Н	L	L	L	L
2	L	L	Н	L	L	L
2	Н	L	Н	L	L	L
3	L	L	L	Н	L	L
3	Н	L	L	Н	L	L
4	L	L	L	L	Н	Н
4	Н	L	L	L	Н	Н
5	L	Н	L	L	L	L
5	Н	Н	L	L	L	L

W tej jak i kolejnych tabelach H oznacza stan wysoki, zaś L stan niski.

Cykl jest stały i powtarza się co cztery takty.

A_logiczny







Układ B

- CLR (MR) = 1 stale
- Wejście S0 jest uziemione (S0 = L stale), a wejście S1 będzie miało stałą wartość H w tym układzie możliwa jest więc tylko funkcja przesuwu w lewo
- Wejście SL (DSL) = $\neg(Q_B \cdot Q_C \cdot Q_D)$ Cykl powtarza się co 4 takty(4-8)

Talet	CLK	0	0	0		CI
Takt	CLK	Q_D	Qc	Q _B	QA	SL
1	L	Н	L	L	L	Н
1	Н	Н	L	L	L	Н
2	L	Η	Η	Ш	L	H
2	Н	Н	Н	L	L	Н
3	L	Η	Η	Η	L	L
3	Η	Η	Η	Η	L	L
4	Ш	L	Η	Η	Н	Ξ
4	Η	L	Η	Η	Н	Ξ
5	Ш	Η	L	Η	Н	Ξ
5	Ι	Η	ш	Ξ	H	Ξ
6	Ш	Η	Η	L	Н	Ξ
6	Η	Н	Н	L	Н	H
7	L	Н	Н	Н	L	L
7	Η	Н	Η	Н	L	L
8	L	L	Н	Н	Н	Н
8	Н	L	Н	Н	Н	Н







Układ C

- Do wejścia CLR (MR) podłączony jest RESET. Gdy wartość na CLR = 0, to zerowane są wszystkie wyjścia Q. Wejście SL (DSL) przyjmuje wtedy wartość 1 w wyniku działania bramki logicznej NOT.
- Wejście SL (DSL) = ¬ Q_A
- S0 jest uziemione, a S1 ma stałą wartość 0 (S0 : S1 = L : H) w układzie realizowana funkcja przesuwania w lewo
- Cykl jest stały i powtarza się co osiem taktów zegara.


Takt	CLK	Q_D	Qc	Q _B	Q _A	SL
1	L	Н	L	L	L	Н
1	Н	Н	L	L	L	Н
2	L	Н	Н	L	L	Н
2	Н	Н	Н	┙	L	Н
3	L	Н	Н	Н	L	Н
3	Н	Н	Н	Н	L	Н
4	L	Н	Н	Η	Η	L
4	Н	Н	Н	Н	Н	L
5	L	L	Н	Н	Н	L
5	Н	L	Н	Н	Н	L
6	L	L	L	Н	Н	L
6	Н	L	L	Н	Н	L
7	L	L	L	L	Н	L
7	Н	L	L	L	Н	L
8	L	L	L	L	L	Н
8	Н	L	L	L	L	Н
9	L	Н	L	L	L	Н
9	Н	Н	L	L	L	Н








Specyfikacja układów użytych przy podłączaniu











Bibliografia:

https://eduinf.waw.pl/inf/prg/010_uc/74194.php

http://www.datasheetq.com/7410-doc-Motorola

http://www.datasheetdir.com/7407+Buffers-Drivers