|  |  |
| --- | --- |
| Sprawozdanie z układów logicznych | Rok 2021 |
| Jakub Samulski (260407) | Ćwiczenie nr 2 |
| Kacper Suchanek (260468) | Temat: Układy kombinacyjne |
| Grupa laboratoryjna nr Z01-45u  Prowadzący: mgr inż. Karol Stasiński | Piątek |
|  | 17.05-18.35 |

Spis treści

[Zagadnienia do opracowania 4](#_Toc68099515)

[Specyfikacja i schemat układu scalonego 74151 5](#_Toc68099516)

[Zastosowania 6](#_Toc68099517)

[Schemat bloku 7](#_Toc68099518)

[Schemat sieci logicznej 8](#_Toc68099519)

[Tabela Stanów multipleksera 74151 9](#_Toc68099520)

[Funkcja A 10](#_Toc68099521)

[Synteza funkcji a) 10](#_Toc68099522)

[Realizacja Funkcji A przy pomocy bramek NAND 11](#_Toc68099523)

[Schemat Logiczny realizacji funkcji a przy pomocy bramek NAND 11](#_Toc68099524)

[Schemat podłączenia układu realizującego funkcję a przy pomocy bramek NAND 12](#_Toc68099525)

[Realizacja funkcji A przy pomocy multipleksera 12](#_Toc68099526)

[Schemat logiczny układu realizującego funkcję a z użyciem multipleksera 13](#_Toc68099527)

[Schemat podłączenia układu realizującego funkcję a przy użyciu multipleksera 14](#_Toc68099528)

[Układ realizujący funkcję a na dwa sposoby 14](#_Toc68099529)

[Schemat Logiczny układu realizującego funkcję na dwa sposoby 14](#_Toc68099530)

[Schemat Podłączenia 15](#_Toc68099531)

[Tablica Prawdy 16](#_Toc68099532)

[Wnioski 16](#_Toc68099533)

[Funkcja b 17](#_Toc68099534)

[Synteza 17](#_Toc68099535)

[Funkcja b) przy pomocy bramek NAND 18](#_Toc68099536)

[Schemat Logiczny Układu 18](#_Toc68099537)

[Schemat podłączenia 18](#_Toc68099538)

[Funkcja B przy pomocy multipleksera 19](#_Toc68099539)

[Schemat logiczny układu realizującego funkcję b przy pomocy multipleksera 19](#_Toc68099540)

[Schemat podłączenia układu realizującego funkcję b przy pomocy multipleksera 20](#_Toc68099541)

[Układ realizujący funkcję b na dwa sposoby 20](#_Toc68099542)

[Schemat logiczny układu realizującego funkcję b na dwa sposoby 20](#_Toc68099543)

[Schemat podłączenia układu realizującego funkcję b na dwa sposoby 21](#_Toc68099544)

[Tablica prawdy 22](#_Toc68099545)

[Wnioski 22](#_Toc68099546)

[Specyfikacja układów użytych przy podłączaniu 23](#_Toc68099547)

# Zagadnienia do opracowania

Funkcja przełączająca f(x1, x2, … , xn), to takie odwzorowanie, które dla kombinacji argumentów x1, x2, …, xn przyjmujących wartości „0” lub „1” przyporządkowuje rozwiązanie ze zbioru {0, 1}.


Tablica prawdy – układ tabelaryczny zero-jedynkowych kombinacji wartości logicznych argumentów danej funkcji zdaniowej i odpowiadających im wartości logicznych tejże funkcji, w którym prawdzie odpowiada wartość 1, a fałszowi przypisuje się wartość 0.

I prawo De Morgana – prawo zaprzeczania koniunkcji: negacja koniunkcji jest równoważna alternatywie negacji.

II prawo De Morgana – prawo zaprzeczenia alternatywy: negacja alternatywy jest równoważna koniunkcji negacji.

Tablica Karnaugha jest uporządkowaną w specyficzny sposób postacią zapisu tablicy wartości funkcji logicznej. Korzysta się z niej w procesie minimalizacji funkcji logicznych. Tablica Karnaugha ma strukturę prostokątną, złożoną z 2n elementarnych pól. Każde pole reprezentuje iloczyn pełny w odniesieniu do zmiennych wejściowych, czyli zmiennych niezależnych (argumentów) danej funkcji. Na marginesach tablicy wpisuje się w określonym porządku (wg kodu Graya) wartości argumentów. Ułożenie tablicy Karnaugha polega na takim zgrupowaniu wszystkich kombinacji wartości argumentów, aby zawsze przy przejściu z danego pola do pola sąsiedniego zmieniała się wartość tylko jednego argumentu. Zasada sąsiedztwa obowiązuje również dla pól leżących przy krawędziach tablicy. Przy minimalizacji korzysta się z faktu, że dwa człony iloczynowe wyrażenia, różniące się jedną negacją, można zastąpić jednym członem, bez literału różnicującego. Działanie takie nosi nazwę sklejania, a sklejane człony to wyrażenia sąsiednie. Główną trudność w procesie sklejania (minimalizacji) stanowi wyszukiwanie wyrażeń sąsiednich. W metodzie Karnaugha rozwiązuje się to w ten sposób, że różniącym się tylko o negację pełnym iloczynom przyporządkowuje się leżące obok siebie pola tablicy, do których następnie wpisuje się wartość funkcji. Jeśli w zbudowanej tablicy dwa symbole 1 leżą obok siebie, to odpowiadają one wyrażeniom sąsiednim, które można skleić. Im większe pole sklejeń uda się odszukać i oznaczyć w tablicy, tym prostsze będzie wyrażenie, opisujące zawarte w tym polu symbole, więc w procesie minimalizacji powinno się tworzyć pola największe z możliwych. W przypadku funkcji niezupełnych bardzo pomocne w zwiększaniu rozmiarów pola mogą być wartości nieokreślone funkcji, którym dowolnie można przypisywać wartości 0 lub 1 tak, by wynik minimalizacji był najlepszy.

# Specyfikacja i schemat układu scalonego 74151

****

Wejścia i wyjścia układu 74151:

* D­1 - D7 – wejścia danych
* y, ⌐ – wyjście
* G – Wyjście strobujące (blokujące)
* GND – uziemienie
* A, B, C – wejścia informacyjne (adresowe)
* Vcc – zasilanie


Układ scalony 74151 to multiplekser 8-bitowy (8 do 1). Multiplekser to cyfrowy układ kombinacyjny służący do wyboru jednego z kilku dostępnych sygnałów wejściowych i przekazania go na wyjście. Na wejścia danych (D1-D7) przekazywane są odpowiednie wartości logiczne. Do wyboru konkretnego sygnału wejściowego służą wejścia informacyjne (A, B, C), na które należy podać nr konkretnego wejścia w postaci binarnej (np. dla C=0, B=0, A=1 na wyjście zostanie przekazany sygnał z wejścia D1, dla C=0, B=1, A=0 zostanie przekazany sygnał D2 itd. Multiplekser posiada również wejście strobujące (blokujące działanie). Gdy na wejściu strobującym zostanie podana wartość 1, to wówczas na wyjście zostanie przekazana wartość 0.

## Zastosowania


Jednym z zastosowań multiplekserów jest możliwość prostej realizacji przy ich pomocy układów kombinacyjnych. Używając ich można zrealizować dowolny układ kombinacyjny o ilości wejść równej ilości wejść adresujących i jednym wyjściu. Minimalnie rozbudowując układ można zrealizować także układ o ilości wejść większej o jeden niż ilość wejść adresujących.

Tablicę funkcji logicznej możemy interpretować w ten sposób, że dla każdej kombinacji wejść należy wybrać 0 lub 1. Jeśli więc x1, x2, i x3 zinterpretujemy jako wejście wybierające A, B i C, to wartość funkcji Y, staje się równa wejściom odpowiadającym poszczególnym adresom wejść. Multiplekser można więc traktować jako układ realizujący dowolną funkcję n zmiennych, gdzie n jest liczbą wejść adresowych. Realizacja funkcji polega na odpowiednim przypisaniu wejściom informacyjnym wartości 0 i 1.


## Schemat bloku



## Schemat sieci logicznej



## Tabela Stanów multipleksera 74151



0 – Stan Low

1- Stan High

X-Stan obojętny(nie wpływa na prace układu)

# Funkcja A

## Synteza funkcji a)

Funkcja z punktu a) ma postać:

Tablica prawdy funkcji a) wygląda następująco

|  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- |
| a | b | c | d |  |  |  |  |
| 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
| 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 1 | 0 |

Następnie tworzę tablicę Karnaugha w celu zminimalizowania funkcji

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| Cd  ab | 00 | 01 | 11 | 10 |
| 00 | 1 | 0 | 0 | 1 |
| 01 | 1 | 0 | 0 | 0 |
| 11 | 1 | 0 | 0 | 0 |
| 10 | 1 | 0 | 0 | 0 |


W grupy można połączyć całą 1. kolumnę oraz pierwszy i ostatni element 1. wiersza. Zatem ostateczna, zminimalizowana, postać funkcji 𝑓 to:

Aby zrealizować funkcję jedynie przy pomocy bramek NAND, należy skorzystać z następujących praw algebry Boole’a:


Powyższa postać funkcji 𝑓 zawiera jedynie operacje koniunkcji i negacji, zatem da się zrealizować jedynie za pomocą bramek NAND.

## Realizacja Funkcji A przy pomocy bramek NAND

### Schemat Logiczny realizacji funkcji a przy pomocy bramek NAND



### Schemat podłączenia układu realizującego funkcję a przy pomocy bramek NAND



## Realizacja funkcji A przy pomocy multipleksera

Aby zrealizować funkcję a) za pomocą multipleksera, należy sprawdzić, dla jakich wartości zmiennych a, b, c, d, wartość funkcji wynosi 1. Z tablicy prawdy odczytujemy, że dzieje się tak dla (odpowiednio a, b, c, d): 0000, 0010, 0100, 1000, 1100. Są to binarne postaci liczb: 0, 2, 4, 8, 12. Zatem funkcja a) ma postać:

Napotykamy tutaj jednak pewien problem. Funkcja określona była dla 4 zmiennych, zaś do dyspozycji mamy multiplekser 8-bitowy z 3 wejściami adresowymi. Musimy więc zminimalizować naszą funkcję względem jednej ze zmiennych, np. 𝑎

Tworzę więc siatkę względem zmiennej a

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| bcd  a | 000 | 001 | 011 | 010 | 110 | 111 | 101 | 100 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| wejście | D0 | D­­­1 | D­3 | D2 | D6 | D7 | D5 | D4 |

Numer wejścia danych określa nam binarnie zapisana liczba w poszczególnych kolumnach nagłówka, zaś wartości logiczne, które należy podać na wejście te wejścia określają wartości funkcji w poszczególnych kolumnach. Mamy więc:


D0 = D4 = 1

D1 = D3 = D2 = D6 = D7 = D5 = 0


D2 = 𝑎̅

Do wejść D0, D4 należy podłączyć wartość 1, do D1, D3, D2, D6, D7, D5 wartość 0, do D2 – 𝑎̅

### Schemat logiczny układu realizującego funkcję a z użyciem multipleksera




### Schemat podłączenia układu realizującego funkcję a przy użyciu multipleksera




## Układ realizujący funkcję a na dwa sposoby

### Schemat Logiczny układu realizującego funkcję na dwa sposoby



### Schemat Podłączenia



### Tablica Prawdy

W tej tabeli 1 oznacza sygnał HIGH analogicznie 0 oznacza sygnał LOW

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| A | B | C | D | O1 | O2 |
| 0 | 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 |

## Wnioski

Na podstawie obserwacji zachowania układów oraz na podstawie analizy powyższej tablicy prawdy można zauważyć, że oba układy zachowują się tak samo tj. dla jednakowych wartości na wejściu mają jednakowe wartości na wyjściu, ponadto układy te poprawnie realizują funkcję a ponieważ wartości na wyjściu są zgodne z wartościami funkcji

# Funkcja b

## Synteza

Funkcja b ma postać

Tablica prawdy funkcji a) wygląda następująco

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| A | B | C |  |  |  |
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 1 |

Następnie tworzę tablicę Karnaugha w celu zminimalizowania funkcji

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| bc  a | 00 | 01 | 11 | 10 |
| 0 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 |


Na tablicy zostały zaznaczone kolorami 3 grupy, które można połączyć ze sobą. Ostateczna postać funkcji:

Korzystam z praw algebry Boole’a, aby zrealizować funkcję tylko przy pomocy bramek NAND


Powyższa postać funkcji 𝑓 zawiera jedynie operacje koniunkcji i negacji, więc jest możliwa do zrealizowania jedynie za pomocą bramek NAND.

## Funkcja b) przy pomocy bramek NAND

### Schemat Logiczny Układu




### Schemat podłączenia




## Funkcja B przy pomocy multipleksera

Aby zrealizować funkcję b) za pomocą multipleksera, postępujemy analogicznie jak poprzednio. Funkcja jest już określona dla 3 zmiennych, zatem nie będzie potrzeby jej dalszego upraszczania. Z tablicy prawdy odczytujemy, że wartość logiczna 1 jest przyjmowana dla (odpowiednio a, b, c): 000, 010, 011, 100, 101, 111. Są to binarne postaci liczb: 0, 2, 3, 4, 5, 7. Zatem funkcja b) ma postać:

Do wejść D0, D2, D3, D4, D5, D7 należy więc podłączyć wartość 1, do pozostałych wartość 0


Schemat logiczny układu realizującego funkcję b przy pomocy multipleksera ****


### Schemat podłączenia układu realizującego funkcję b przy pomocy multipleksera

****

## Układ realizujący funkcję b na dwa sposoby

### Schemat logiczny układu realizującego funkcję b na dwa sposoby



Schemat podłączenia układu realizującego funkcję b na dwa sposoby 

### Tablica prawdy

W tej tabeli 1 oznacza sygnał HIGH analogicznie 0 oznacza sygnał LOW

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| A | B | C | O1 | O2 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 |

## Wnioski

Na podstawie obserwacji zachowania układów oraz na podstawie analizy powyższej tablicy prawdy można zauważyć, że oba układy zachowują się tak samo tj. dla jednakowych wartości na wejściu mają jednakowe wartości na wyjściu, ponadto układy te poprawnie realizują funkcję a ponieważ wartości na wyjściu są zgodne z wartościami funkcji

# Specyfikacja układów użytych przy podłączaniu

