


只读存储器

1. ROM 的分类

只读存储器	定义	优点	缺点
掩模式 MROM	数据在芯片制造过程中就确定	可靠性和集成度高, 价格便宜	不能重写
一次编程 PROM	用户可自行改变产品中某些存储元	可根据用户需要编程	只能一次性改写
多次编程 EPROM 紫外线擦除 EPROM 电擦除 EEPROM	可用紫外光照射或电擦除原数据, 然后再重新写入新的数据。 不可有所保留 可保留 想擦哪个字节擦哪个	可多次改写 ROM 中的内容	
闪存存储器 Flash memory			

① 掩模式 ROM: 用户只能读出不能改写





接半导体器件的存 1, 没有接的存 0

有 MOS 管的位表示存 1, 无 MOS 管的位表示存 0


掩模ROM 逻辑符号

内部逻辑框图



为1时, 4根线数据可通过与门输出到外面

② PROM (一次性编程)




行线选通, 若熔丝完整, 则该点处状态为1.

要使该点状态为0, 就要在Vcc端加瞬间高压(21V左右), 会产生瞬间电流将熔丝烧断, 就可将存储元由1变0. —— 一次性编程

③ EPROM (多次性编程)

1) N型沟道浮动栅MOS电路



紫外线全部擦洗:

用紫外线照射驱散电子,

将所有存储元变为"1"状态.

D端加正电压 形成浮动栅

S与D不导通, 为"0"

D端不加正电压 不形成浮动栅

S与D导通, 为"1"

以能否形成带负电的浮动栅(栅上有没有电子)来表示存储信息.


表示存储信息

① 若中间形成了浮动栅, 有很多电子, 器件正常工作时就要在G端加正的开启电压, 中和掉一部分电子, 使得剩下的电子不足以打开D和S间的连接, 即D.S不导通, 为"0".

② 若中间浮动栅上无电子, 在G端的开启电压可完全作用于浮动栅, 使D.S导通, 为"1"

④ EEPROM (电擦可编程只读存储器)

特点:
可在应用系统中在线改写。
断电后信息保存。



编程写入: 若 V_G 是正电压, 第1级浮空栅板与漏极之间产生隧道效应, 使电子注入第1浮空栅板。

擦除: 若 V_G 为负电压, 强使第1级浮空栅板的电子散失。

不擦就不在G端加负电压, ... → 存储元信息可保留

注: EEPROM 的编程与擦除电流很小, 可用普通电源供电, 且擦除可按字节进行。



用的就是第1级浮空栅的状态, 其有无电子影响"0"处读取的状态

行线选通, 若第1级浮空栅上有电子, 就可读出上面有一个电位 "1"
无电子, 无电位: "0"

⑤ 闪速存储器 Flash Memory

特点:

- 固有的非易失性
- 廉价的高密度
- 可直接执行
- 固态性能



①若浮空栅上电子多, 读取时, 会在控制栅上开启正的电压, 将浮空栅上的电子中和掉一部分, D与S不导通, 在S极读不到D板的状态。

②若浮空栅上电子少, 在控制栅上开启的正电压就会开启D极与S极的PN结, 可在源极读到漏极状态


Flash 存储器基本操作

1) 编程操作: 实际为写操作. 所有存储元的原始状态均处 "1" 状态, 这是由于

擦除操作时控制栅不加正电压.

编程操作的目的是给存储元的浮空栅补充电子, 从而使存储元改写成 "0" 状态.


若某存储元仍保持 "1" 状态, 则控制栅不加正电压.



2) 读取操作: 控制栅上加正电压. 浮空栅上的负电荷量决定是否开启 MOS 晶体管.


若存储元原存 1, 可认为浮空栅不带负电, 控制栅上的正电压足以开启晶体管.

若存储元原存 0, 可认为浮空栅带负电, 控制栅上的正电压不足以克服浮动栅上的负电量, 晶体管不能开启导通.



3) 擦除操作: 所有存储元中浮空栅上的负电荷应全部洩放出去.

因此在晶体管源极 S 加正电压, 与编程操作恰好相反




源极 S 上的正电压吸收

浮空栅中的电子,

从而使全部存储元变成 1 状态.

阵列结构



存储器与CPU的连接(用现有小容量存储芯片构成大容量存储器)

CPU提供的地址线和数据线,送入内存后应当如何分配使用?

① 存储器容量的扩展

存储单元数量 每个存储单元长度

$?K \times ?$ 位:

有?K个存储单元,每个存储单元有?位长度

1) 位扩展(增加存储字长)

用2片 $1K \times 4$ 位存储芯片组成 $1K \times 8$ 位的存储器

将2个芯片水平地拼凑在一起,同时给这2个芯片1个地址,


每个芯片都会提供4位数据,4位数据一起拼凑

看数据线接法

本题.存储器数据线宽度是8位,

(数据传输时1次可传8位数据)

2个芯片一个高4位,一个低4位即可实现




位扩展法总结:只加大字长,而存储器字数与存储器芯片字数一致,无选片要求.

用 $8K \times 1$ 位的芯片组成 $8K \times 8$ 位的存储器.需要:8片

中央处理器访问内存时,给出地址 $A_0 \sim A_{12}$,每个芯片同时工作,给出1位数据,这样就得到8位数据.

地址线:13根
数据线:8根

控制线: $\overline{WR}$ 接存储器的 $\overline{WE}$



2) 字扩展 (增加存储字数量)

用2片 $1K \times 8$ 位存储芯片组成 $2K \times 8$ 位的存储器
 10根地址线 (11根地址线 (11根可寻址2K空间))
 8根数据线


字扩展中, 2个芯片不能同时工作, 它们在存储器中的地址范围不同,

每个存储单元只有唯一的一个地址, 给一个地址只能寻到一个存储单元

某时刻, 只能有一个芯片在工作 不管多少芯片参加字扩展, 只能有一个芯片的片选有效


让多出来的1根地址线去控制哪个芯片工作, 哪些芯片不工作

片选





芯片(0)工作

芯片(1)工作




地址在哪个
区间就是哪
一个芯片工作



2片的控制用一个反相器即可解决.

多于2片就要用到译码器



除两片的10根地址线之外, 剩下的都要接到控制信号上做片选


10根地址线接到芯片内部完成10K空间, 其余1根接 $\overline{CS_0}$, 加反相器接 $\overline{CS_1}$

用16K×8位的芯片组成64K×8位的存储器需要 $\frac{64K \times 8 \text{位}}{16K \times 8 \text{位}} = 4$ 个芯片

数据线: 8根 控制线: $\overline{WE}$

$64K = 2^6 \times 2^{10} = 2^{16}$ 地址线 —— 共需16根


片内: $16K = 2^4 \times 2^{10} = 2^{14}$ 地址线 —— 14根 另2根作"片选"
要寻址16K空间, 必须有14根地址线



A ₁₅ A ₁₄	$\overline{CS_0}$	$\overline{CS_1}$	$\overline{CS_2}$	$\overline{CS_3}$	
0 0	0	1	1	1	$\overline{CS_0} = \overline{m_0}$
0 1	1	0	1	1	$\overline{CS_1} = \overline{m_1}$
1 0	1	1	0	1	$\overline{CS_2} = \overline{m_2}$
1 1	1	1	1	0	$\overline{CS_3} = \overline{m_3}$

① 2个输入, 4个输出: 2-4译码器
(3个输入, 8个输出: 3-8译码器...)

② 超过两片就要用译码器进行片选输入, 实现片选逻辑。多余的地址线参与片选逻辑, 多余的地址线越多, 说明其可扩展容量越大, 可加更多芯片进去。



3) 字、位扩展

用 8 片 $1K \times 4$ 位存储芯片组成 $4K \times 8$ 位的存储器
 10根地址线 12根地址线
 8根数据线 8根数据线

思路: $1K \times 4$ 位 $\rightarrow 1K \times 8$ 位 $\rightarrow 4K \times 8$ 位

纵向、横向都扩展

2组 $4K \times 8$ 位 2片/组
 $1K \times 4$ 位


4组, 2片/组

$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$
$1K \times 4$	$1K \times 4$

译码器的1个输出信号接2个芯片, $4 \times 2 = 8$

2个芯片进行位扩展, 它们完全同步


地址线、控制线一样, 但数据线不一样, 1个出来高4位, 另1个出来低4位。



用 $1K \times 4$ 的存储器芯片 2114 组成 $2K \times 8$ 的存储器

$2K \times 8$ 位
 $1K \times 4$ 位

2组, 2片/组



其实11根就够了

若剩余的5根不要, 就不好, 因为:

会造成存储单元的逻辑地址不唯一
 (部分译码) 16根线

让与译码器相连的每一个存储单元都有很多个地址, 多余的5根线若不接进来, 它们的地址是随便的

每一个存储单元会有 $2^5 = 32$ (个) 地址
 造成地址空间重叠