

存储器

现代计算机中，存储器处于全机中心地位：

- (1) 当前计算机正在执行的程序和数据(除暂存于CPU寄存器的之外)均存放在存储器中。
CPU直接从存储器取指令或存取数据

⇒ 存储器在一定程度上决定了计算机的效率

- (2) 计算机系统中输入输出设备数量增多，数据传送速度加快，
因此采用了直接存储器存取(DMA)技术和I/O通道技术，
在存储器与输入输出系统之间直接传送数据。

⇒ 存储器在一定程度上影响了计算机与外部交流的速度

- (3) 共享存储器的多处理机的出现，利用存储器存放共享数据，
并实现处理机间的通信，更加强了存储器作为全机中心的地位。

⇒ 存储器速度会影响多处理机中所有的处理机

中央处理器均由高速器件组成，不少指令的执行速度基本取决于主存储器的速度。

1) 几个基本概念

存储器：计算机系统中的记忆设备，用来存放程序和数据。

存储元：存储器的最小组成单位，用于存储1位二进制代码(1或0)。

存储单元：CPU访问存储器的基本单位，由若干具有相同操作属性的存储元组成

单元地址：在存储器中用于表示存储单元的唯一编号，CPU通过编号访问相应的存储单元

字存储单元：存放一个字的存储单元，相应的单元地址叫**字地址**

字存储单元长度因机器不同而不同

字节存储单元：存放一个字节(8位)的存储单元，相应的单元地址叫**字节地址**

1个字节存储单元里有8个存储元

按字寻址计算机：可编址的最小单位是字存储单元的计算机


按字节寻址计算机：可编址的最小单位是字节的计算机

存储体：存储单元的集合，是存放二进制信息之处

存储容量：存储体中存放的所有信息的总量 存储单元数量越多，用于编址的二进制位数越长。


(存储单元数 × 存储单元长度)

可由存储器的地址长度判断存储单元数量的多少



2) 分类

① 按存储介质分类:



② 按存取方式分类:

存取时间与物理地址无关 (随机访问)

随机存储器 (RAM)

在程序执行过程中可读、可写

只读存储器 (ROM)

在程序执行过程中只读


读取信息所花时间与存储位置无关, 主要是看电信号的传输时间

存取时间与物理地址有关 (串行访问)

顺序存取存储器 磁带

直接存取存储器 磁盘

③ 按在计算机中的作用分类:



SRAM 和 DRAM 都是半导体随机读写存储器, 它们都具有易失性, 断电后不能保存信息。SRAM 存取速度快, 但存储密度和容量不如 DRAM

ROM 和闪存存储器都具有非易失性, 断电仍保存原先写入的数据

3) 层次结构

所有能存储数据的器件:

存储器3个主要特性的关系:

寄存器是CPU工作时临时存放数据或运算结果的器件,

里面的内容都是从磁盘、主存、缓存中运来的, **不能算存储容量**

一个寄存器一般是一个机器字的长度

缓存的内容来自于主存(将CPU正在使用或即将使用的部分放入缓存,可以让CPU工作时尽可能少访问主存,提高CPU效率),

不能算存储容量

主存和CPU称为主机

主存的数据都来自于辅存

例如,开机成功后,操作系统会将辅存中的内容根据需要调入主存, CPU将使用或正使用的内容调入缓存,寄存器中是正在运算的。

我们会采取各种方法,让整个器件发挥最快的速度,让用户获得最大的容量

存储器整个器件 + 采用的存储方面调动的技术 → 存储系统

把不同层次的存储器通过硬/软件的技术/算法管理起来,整个存储硬件对CPU和用户展现最优性能


4) 用途与特点

名称	简称	用途	特点
高速缓冲存储器	Cache	高速存取指令和数据	存取速度快,存储容量小
主存储器	主存	存放计算机运行期间的大量程序和数据	存取速度较快,存储容量不大
外存储器	外存	存放系统程序和大型数据文件及数据库	存储容量大,位成本低

无缓存: CPU等待时间: 190ns

有

10



CPU工作时首先访问缓存, 缓存中没有就访问主存, 从主存调入CPU, 同时将主存中这部分内容调入缓存, 方便下次使用;

若在缓存中找到了想要的内容, 直接从缓存调到CPU而不会访问主存。

主存中的内容来自辅存, 依赖于操作系统进行调度。

辅存中的数据必须先经操作系统和一些配套硬件调入主存, 才能被CPU使用。

缓存 - 主存

强调速度

缓存和主存、CPU和主存间的数据交换基本由硬件管理

主存 - 辅存

强调容量

主存和辅存间的数据交换主要通过操作系统管理

5) 主存储器的技术指标



指标	含义	表现	单位
存储容量	在一个存储器中可以容纳的存储单元总数	存储空间的大小	不同计算机字长不同, 只有字长字数, 字节数相同的才可比较
存取时间	从CPU访问内存, 送一个存储单元地址, 开始访问, 到数据出来启动到完成一次存储器操作所经历的时间	主存的速度	ns
存储周期	中途要把前一次访问撤销才能进行下次连续启动两次操作所需间隔的最小时间	主存的速度	ns
存储器带宽	单位时间里存储器所存取的信息量	数据传输速率 技术指标	位/秒 字节/秒

算存储器速度时通常用存储周期而不用存取时间。

另外, 还有可靠性、功耗及集成度等。


主存储器

1. 基本组成



注意! CPU 并不包含 MDR 和 MAR!

2) 半导体存储芯片的基本结构




作用:

用 $16K \times 1$ 位的存储芯片组成 $64K \times 8$ 位的存储器

决定芯片容量

8片 8片 8片 8片 用8个芯片来凑

一组同时工作or例如, 不工作



当地址为65535时, 这8片的片选有效

地址线数 数据总线数 芯片容量 (存储容量)

10 $\rightarrow$ 10个位

4 $\rightarrow$ 4个位

1K $\times$ 4位

1个存储单元是4位

210个地址


每个地址对应1个存储单元

故有 2^{10} 个存储单元

1K

半导体存储芯片的译码驱动方式 (即: 给出一个地址, 如何选中存储单元)


① 线选法 (单译码法, 只有一个译码器, 一条线连接一个存储单元)



假设“读”: 当输入 $A_3A_2A_1A_0$ 送入地址译码器时, 仅0号字线有效, 1~15号无效

被选中的8个存储单元的数据会通过8根位线向外输出 $D_0 \sim D_7$

② 重合法 (双译码法, 有行译码器和列译码器)




工作: ①②导通

要施加电位

随机存取存储器 (RAM)

1. 静态RAM (SRAM)

基本存储元是组成存储器的基础和核心, 用来存储1位二进制信息0或1




读时不能写, 写时不能读

有一个2次取反的过程, 假设写入0, 经反相器

写到B的是1, 再经一次反相器操作, 最终读出来的就是0.

简化版



读操作:

- ① 行选通 $\rightarrow$ T₅, T₆ 开
 - ② 列选通 $\rightarrow$ T₇, T₈ 开
 - ③ 读选择有效 (读放大器开关有效)
- 将读、写信号作为放大器的控制信号
- $V_A \rightarrow T_6 \rightarrow T_8 \rightarrow$ 读放大器 $\rightarrow D_{out}$

写操作:


- ① 行选通 $\rightarrow$ T₅, T₆ 开
 - ② 列选通 $\rightarrow$ T₇, T₈ 开
 - ③ 写选择有效 (2个写放大器开关有效)
- 左: $D_{IN} \rightarrow$ 反相 $\rightarrow T_7 \rightarrow T_5 \rightarrow A'$
- 右: $D_{IN} \rightarrow T_8 \rightarrow T_6 \rightarrow A$

静态RAM举例

① Intel 2114 外特性

读写控制 低电平有效 低电平写 高电平读


有 2^{10} 个存储单元




每个存储单元长度是4位

存储容量 1K × 4位


复合与门




32 K × 8 位 SRAM 结构图



外部特性



静态RAM 读时序




存储器任务:

接收地址和信号, 把数据读出到MDR.

读时间 $\leftarrow$ 读周期: 读周期中有2次连续操作

要将前一次操作撤销, 中间有电路恢复时间

静态RAM 写时序 (先送地址, 后送数据, 把它写进去)




数据稳定到控制信号撤销. 中间的时间一定要确保数据能写进去, 长短由芯片技术决定

务必确保一个地址只有一个数据

动态RAM (DRAM)

① 基本单元电路



并非真的电容: 利用半导体器件在特定区间的伏安特性存储电荷

利用电容两极板是否带有电荷来表示不同的信息, 电容相当于一个电源, 存储电荷

① C_s 上有电荷, 连成回路后形成电流,

② C_s 上无电荷或电荷很少, 不能形成电流


读出时 检测数据线上 $\begin{cases} \text{有电流: } 1 \\ \text{无电流: } 0 \end{cases}$

写入时. C_s 充电: 1

0 $\rightarrow$ 若原来无电荷, 则状态不变

C_s 放电: $\rightarrow$ 若原来电荷很多, 则让电荷流失, 让极板间电荷很少


半导体器件的伏安特性曲线



U 在变大而 I 变化很小, 说明存储了电子在该区间整个器件是储能元件

半导体器件工作在该区间可认为其是电容

1) 写1到存储元



4) 从存储元读0

“假读”，把原来的内容读出后重新再写回去

- 集成度高, 功耗低
- 具易失性, 必须刷新
- 破坏性读出, 必须读后重写
- 读后重写与刷新均经由刷新放大器进行
- 大部分DRAM刷新时提供行地址, 由各列所拥有的刷新放大器选中行全部存储细胞实施同时集体读后重写(再生)

① DRAM 容量大, 地址线数目多, 为减少芯片引脚数量, 将地址分为行、列两部分分时传送

② DRAM 基于电容器内的电荷量存储信息, DRAM 的读是具有破坏性的,


会使电荷流失, 必须有读后重写

具有易失性。

③ DRAM中未读写的存储元也应定期刷新(电荷量逐渐泄放而减少),与读操作类似,只是刷新时无须读出数据,可按行刷新。

只是刷新时无须送出数据,可按行刷新

1Mx4位 DRAM 外部特性



4位数据线

11根地址线


DRAM集成度高,存储容量更大

为减少信号线数量(例如从20变成A0~A10共11根),访问时地址分两次传送,先送横向地址再送纵向地址,行地址与列地址分时传送。

地址分时传送,减少了信号线数量,但降低了存储器读写速度

逻辑结构图

刷新计数器宽度等于行地址锁存器宽度



动态RAM时序

行、列地址分开传送


读时序

行地址 $\overline{RAS}$ 有效
↓
写允许 $\overline{WE}$ 无效(高)
↓
列地址 $\overline{CAS}$ 有效
↓
数据 D_{out} 有效


写时序

行地址 $\overline{RAS}$ 有效
↓
写允许 $\overline{WE}$ 有效
↓
数据 D_{in} 有效
↓
列地址 $\overline{CAS}$ 有效

读周期



写周期



动态RAM刷新

① DRAM的刷新

动态RAM都是利用电容存储电荷的原理来保存信息,由于电容会逐渐放电,故对动态RAM必须不断进行读出和再写入,以使被释放的电荷得到补充(进行刷新),防止信息丢失

动态MOS存储器采用“读出”方式进行刷新,先将原存信息读出,再由刷新放大器形成原信息并重新写入.

② 刷新周期(由刷新方式和芯片制作工艺决定)

从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止,这段时间间隔即为刷新周期 一般是 $2ms / 4ms / 8ms$.

对比:

刷新计数器周期

用来产生刷新地址的时间间隔

③ 刷新方式


刷新行地址由刷新计数器自动生成

常用 { 集中式
分散式
异步式

刷新与行地址有关

① 集中刷新 (存取周期为 $0.5\mu s$) 按行刷新 (一次读-整行)

以 128×128 矩阵为例
 即刷新-行的访问存储器时间是 $0.5\mu s$ 。是“假读”：不对外输出，读后就写回去。
 故认为刷新-行需要一个存取周期



刷新周期: $2ms$

提供刷新行地址 刷新计数器周期: $0.5\mu s$ 对CPU来说不可访问, 对内存来说是一段“死时间”。

(刷新地址隔多长时间变化一次)

$$\text{死区} = 0.5\mu s \times 128 = 64\mu s$$

$$\text{死时间率} = \frac{128}{4000} \times 100\% = 3.2\%$$


有4000个读写周期, 其中128个不可访问

控制方便, 但死区过大, 时间过长

② 分散刷新 (存取周期为 $1\mu s$)

以 128×128 矩阵为例

读写或维持刷新 (每隔 $0.5\mu s$ 刷新一行)



刷新间隔128个存取周期

刷新周期: $128\mu s$

无“死区”

以牺牲存储器速度为代价 (下降50%)。

并且存在过度刷新的问题

$2ms$ 时间至少会对每个存储元刷新15遍, 只需1遍即可

③ 分散刷新与集中刷新相结合 (异步刷新) (存取周期为 $0.5\mu s$)

以 128×128 存储芯片为例

将刷新过程分散到 128 个 $15.6\mu s$ 的时间段内, 对每一段内把刷新时间集中安排在最后 $0.5\mu s$


在 $2ms$ 时间内, 要确保对所有存储元刷新一遍

将 $2ms$ 分成 128 等份, 每一份 $15.6\mu s$, 在每一个 $15.6\mu s$ 的最后一个 $0.5\mu s$ 去刷新一行

在第 1 个 $15.6\mu s$ 刷新第 1 行,

$\vdots$

$\vdots$



"死区" 是 $0.5\mu s$,

将刷新安排在指令译码阶段, 就不会出现"死区".

即计算机不需要访问存储器的时间.

很小, 可找到一个空间把它消化掉

例. 说明 $1\text{M} \times 1$ 位 DRAM 片子的刷新方法, 刷新周期定为 8ms .

解: 1M 位的存储单元排列成 512×2048 的矩阵

如果选择 1 个行地址进行刷新, 刷新地址是 $A_0 \sim A_8$ (2^9)

因此要对这 1 行上的 2048 个存储单元同时刷新.

由题目要求, 要在 8ms 内进行 512 个周期的刷新.

方式可采用:

① 在 8ms 中进行 512 次刷新操作的集中刷新方式

② 按 $8\text{ms} \div 512 = 15.5\mu\text{s}$ 刷新一次的异步刷新方式

分散式的不可用!! 确定了刷新周期是 8ms , 512 个存取周期 才是刷新周期.

存储器控制电路


DRAM 存储器的刷新需要硬件电路的支持：

刷新计数器
刷新/访存裁决
刷新控制逻辑
.....

这些控制线路形成 DRAM 控制器

DRAM 控制器是 CPU 和 DRAM 的接口电路, 它将 CPU 信号变换成适合 DRAM 片子的信号

DRAM 控制器



刷新是 DRAM 芯片自带的功能, 与存储器无关

动态 RAM 与静态 RAM 的比较

相同点:

都具有易失性, 一旦断电则信息全部丢失

不同点:

	主存 DRAM	缓存 SRAM
存储原理		双稳态电路(触发器)
集成度	高	低
芯片引脚	少	多
功耗	小	大
价格	低	高
速度	慢	快
刷新	有	无

地址传送分2次
访问时读后重写.

刷新