


第5章

微型计算机系统对存储器的要求是容量大、速度快、成本低，但这三者在同一存储器中不可兼得。为解决这一矛盾，常采用分级存储器结构。



除采用磁、光原理的辅存外，其它存储器主要采用半导体存储器。

存储器按用途，可以分为

- 内存
- 外存

内存：存放当前正在使用或经常使用的程序和数据。

内存的存储速度较快，一般由半导体存储器件构成。
体积小、速度快、耗电少、价格低。

外存：需要长期保存的程序或数据放在外部存储器中。

外存的特点是大容量，所存储的信息既可以修改又可以保存，存取速度较慢，要由专用设备管理。

外存主要是磁记录存储器，典型的有软盘、硬盘、光盘等。


半导体存储器常按制造工艺和存取方式分类。

按制造工艺

- 双极型：**速度快、集成度低、功耗大。
在微机系统中常用作高速缓冲存储器。
- MOS型：**速度慢、集成度高、功耗低。
微机的内存主要由MOS型半导体存储器件构成。

按使用属性 (存取方式)

- 随机存取存储器 RAM：**可读可写、断电丢失。
- 只读存储器 ROM：**正常只读、断电不丢失。



(1) 读写存储器 RAM

	组成单元	速度	集成度	应用
SRAM	触发器	快	低	小容量系统
DRAM	极间电容	慢	高	大容量系统
NVRAM	带微型电池	慢	低	小容量非易失

(2) 只读存储器 ROM

掩膜ROM : 信息制作在芯片中, 不可更改


PROM : 允许一次编程, 此后不可更改

EPROM : 用紫外光擦除, 擦除后可编程, 并允许用户多次擦除和编程

EEPROM (E²PROM) : 采用加电方法在线擦除和编程, 也可多次擦写

FLASH MEMORY (闪存) : 能快速擦写的EEPROM, 但只能按块擦除

半导体存储器芯片的结构



① 存储体

每个存储单元具有一个唯一的地址, 可存储1位(位片结构)或多位(字片结构)的二进制数据


芯片的存储容量 = 存储单元数 × 存储单元位数

$$= 2^M \times N$$


M: 地址线根数

N: 数据线根数

② 地址译码电路



单译码



双译码

主要采用的译码结构

可以简化芯片设计

③ 片选和读写控制逻辑

- ▶ 片选端 $\overline{CS}$ 或 $\overline{CE}$, 有效时可对芯片进行读写
- ▶ 输出 $\overline{OE}$, 控制读操作, 有效时芯片内数据输出
- ▶ 写 $\overline{WE}$, 控制写操作, 有效时数据进入芯片

半导体存储器的主要技术指标

(1) 容量

存储容量 = 字数 × 字长

(2) 存取速度

存取速度是以存储器的存取时间来衡量

从存取命令发出到操作完成经历的时间

与制造工艺有关(双极性的速度高于MOS型的)

(3) 功耗

反映存储耗电的多少,同时也相应地反映其发热程度

一般要求功耗小,这对存储器件的工作稳定性有利

(4) 可靠性

对电磁场及温度等变化的抗干扰性

平均无故障时间越长,则可靠性越高

(5) 性能/价格比

衡量存储器的经济性能

是存储容量、存取速度、可靠性、价格等的综合指标

只读存储器

(1) EPROM (2764, 2716)

- 顶部开有圆形的石英窗口, 用于紫外线透过擦除原有信息
- 一般使用专门的编程器(烧写器)编程
- 编程后, 应贴上不透光封条
- 出厂未编程前, 每个基本存储单元都是信息 "1", 编程就是将某些单元写入信息 0

2764

存储容量: $8K \times 8$

28个引脚:

{ 13根地址线 $A_{12} \sim A_0$
 8根数据线 $D_7 \sim D_0$
 片选 $\overline{CE}$
 编程 $\overline{PGM}$
 读写 $\overline{OE}$
 编程电压 V_{pp}

工作方式

信号端	V_{cc}	V_{pp}	$\overline{CE}$	$\overline{OE}$	$\overline{PGM}$	$D_7 \sim D_0$
读方式	+5V	+5V	低	低	低	输出
编程方式	+5V	+12V	高	高	正脉冲	输入
检验方式	+5V	+12V	低	低	低	输出
备用方式	+5V	+5V	无关	无关	高	高阻
未选中	+5V	+5V	高	无关	无关	高阻

2716

存储容量: $2K \times 8$

功能:

24个引脚:

{ 11根地址线 $A_{10} \sim A_0$
 8根数据线 $DO_7 \sim DO_0$
 片选/编程 $\overline{CE}/\overline{PGM}$
 读写 $\overline{OE}$
 编程电压 V_{pp}

工作方式	$\overline{CE}/\overline{PGM}$	$\overline{OE}$	V_{cc}	V_{pp}	$DO_7 \sim DO_0$
待用	1	X	+5V	+5V	高阻
读出	0	0	+5V	+5V	输出
读出禁止	0	1	+5V	+5V	高阻
编程写入	正脉冲	1	+5V	+25V	输入
编程校验	0	0	+5V	+25V	输出
编程禁止	0	1	+5V	+25V	高阻

(2) EEPROM (2864, 2817)

- 用加电方法, 在线擦写 (擦除与编程一次完成)
- 有字节擦写、块擦写、整片擦写方法
- $\left\{ \begin{array}{l} \text{并行 EEPROM: 多位同时进行} \\ \text{串行 EEPROM: 仅1位数据线} \end{array} \right.$

2864A

- 存储容量: $8K \times 8$

- 28个引脚:

$\left\{ \begin{array}{l} 13 \text{ 根地址线 } A_{12} \sim A_0 \\ 8 \text{ 根数据线 } I/O_7 \sim I/O_0 \\ \text{片选 } \overline{CE} \\ \text{读写 } \overline{OE}, \overline{WE} \end{array} \right.$

工作方式

	$\overline{CE}$	$\overline{OE}$	$\overline{WE}$	$A/\overline{B}$	数据线功能
读出	0	0	1	高阻	输出
维持	1	X	X	高阻	高阻
写入	0	1	0	低	输入
字节擦除				字节写入前自动擦除	

2817A

- 存储容量: $2K \times 8$

- 28个引脚:

$\left\{ \begin{array}{l} 11 \text{ 根地址线 } A_{10} \sim A_0 \\ 8 \text{ 根数据线 } I/O_7 \sim I/O_0 \\ \text{片选 } \overline{CE} \\ \text{读写 } \overline{OE}, \overline{WE} \\ \text{状态输出 } RDY / \overline{BUSY} \end{array} \right.$

随机存取存储器

(1) 静态RAM (2114, 6264)

- SRAM 的基本存储单元是触发电路

- 每个基本存储单元存储二进制数 1 位, 许多基本存储单元形成行列存储矩阵

- SRAM 一般采用“字结构”存储矩阵 (每个存储单元存放多位, 每个存储单元有一个地址)

六管基本存储电路 (互锁电路、双稳态电路)

(选中存储单元) 字线

存储单元

位线 (读出或写入数据)

2114

- 存储容量: $2^{10} \times 4$


- 18 个引脚:

$\left\{ \begin{array}{l} 10 \text{ 根地址线 } A_9 \sim A_0 \\ 4 \text{ 根数据线 } I/O_4 \sim I/O_1 \\ \text{片选 } \overline{CS} \\ \text{读写 } \overline{WE} \end{array} \right.$

功能:

工作方式	$\overline{CS}$	$\overline{WE}$	$I/O_4 \sim I/O_1$
未选中	1	x	高阻
读	0	1	输出
写	0	0	输入

读周期



T_{RC} : 读取周期


2 次读取存储器所允许的最小时间间隔、有效地址维持时间

T_A : 读取时间

从读取命令发出到数据稳定出现的时间、

给出地址到数据出现在外部总线上的时间

写周期



T_{WC} : 写入周期

2 次写入存储器所允许的最小时间间隔、有效地址维持的时间

T_W : 写入时间

从写入命令发出到数据进入存储单元的时间、

写信号有效时间

6264

- 存储容量: $8K \times 8$

- 28 个引脚:

$\left\{ \begin{array}{l} 13 \text{ 根地址线 } A_{12} \sim A_0 \\ 8 \text{ 根数据线 } D_7 \sim D_0 \\ \text{片选 } \overline{CS1}, \overline{CS2} \\ \text{读写 } \overline{WE}, \overline{OE} \end{array} \right.$

功能:

工作方式	$\overline{CS1}$	$\overline{CS2}$	$\overline{WE}$	$\overline{OE}$	$D_7 \sim D_0$
未选中	1	x	x	x	高阻
未选中	x	0	x	x	高阻
读	0	1	0	1	输入
写	0	1	1	0	输出

(2) 动态 RAM (416、2164)

- DRAM 的基本存储单元是单个场效应管及其极间电容
- 必须有“读出再生放大电路”进行刷新
- 每次同时对一行的存储单元进行刷新
- 每个基本存储单元存储一位二进制数
- 许多基本存储单元形成行列存储矩阵
- DRAM 一般采用“位结构”存储体

每个存储单元存放 1 位 $\rightarrow$ 8 个存储芯片构成 1 个字节单元 $\rightarrow$ 每个字节存储单元有 1 个地址

416

- 存储容量: $16K \times 1$
- 16 个引脚:


7 根地址线 $A_6 \sim A_0$
1 根数据输入线 D_{IN}
1 根数据输出线 D_{OUT}
行地址选通 $\overline{RAS}$
列地址选通 $\overline{CAS}$
读写控制 $\overline{WE}$

$\overline{WE}$ 高: 读有效
数据从 D_{OUT} 引脚输出

$\overline{WE}$ 低: 写有效
数据从 D_{IN} 引脚
进入存储单元

(读周期)


(写周期)



存储地址要分 2 批传送:

$\overline{RAS}$ 有效开始传送行地址, $\overline{CAS}$ 有效开始传送列地址

(刷新)



采用“仅行地址有效”的方法刷新,

实现一行存储单元的刷新, 无数据输入输出

DRAM 必须每隔固定时间刷新, 存储系统中所有芯片同时刷新

2164

- 存储容量: $64K \times 1$
- 16 个引脚:

8 根地址线 $A_7 \sim A_0$
1 根数据输入线 D_{IN}
1 根数据输出线 D_{OUT}
行地址选通 $\overline{RAS}$
列地址选通 $\overline{CAS}$
读写控制 $\overline{WE}$


存储芯片与CPU的连接

另外还有2个重要问题：
 { CPU的总线负载能力 (CPU能否带动总线上包括存储器在内的连接器件?)
 { 存储芯片与CPU总线时序配合 (CPU能否与存储器的存取速度相配合?)

存储芯片的数据线、地址线、片选端、读写控制端

(1) 数据线的处理

若芯片的数据线刚好8根, 则: 三态锁存器、三态单向驱动器加以锁存和驱动;
 一次可以芯片中访问到8位数据, 双向传送的数据总线, 可采用三态双向驱动器加以驱动;
 全部数据线于系统的8位数据总线相连
 若芯片的数据线不足8根, 则:
 利用多个芯片扩充数据位 — 位扩充




芯片的地址线通常应全部与系统的低位地址总线相连
 寻址时, 这部分地址的译码是在存储芯片内完成的, 称为“片内译码”

$A_9 A_8 A_7 \dots A_0$	范围 (16进制表示)
0 0 0 ... 0	000H
0 0 0 ... 1	001H
...	...
1 1 1 ... 0	3EH
1 1 1 ... 1	3FH

(2) 地址扩充(字扩充)

存储系统常利用多个存储芯片扩充容量,即扩充主存储器的地址范围
 需要利用存储芯片的片选端(译码)来对多个存储芯片(组)寻址
通过将片选端与系统的高位地址线相关联来实现



通过将片选端 $\overline{CE}$ 接地,可设置片选端常有效,虽简单易行,但无法再进行地址扩充,会出现“地址重复” $\rightarrow$ 由于高位地址线没有用,可任意,导致一个存储单元具有多个存储地址
 因此,有必要与系统的高位地址线发生联系

要么,选取可用地址(原则:高位地址全0);要么,高位地址译码(更好)

译码: 将某个特定的“编码输入”译为唯一“有效输出”

译码电路既可以使用门电路组合逻辑,又可以使用集成译码器

74LS139 (2:4) 74LS138 (3:8) 74LS154 (4:16)

功能表

片选输入	编码输入	输出
$E_3 \ E_2 \ E_1$	CBA	$\overline{Y_7} \sim \overline{Y_0}$
1 0 0	0 0 0	1111110 (仅 $\overline{Y_0}$ 有效)
	0 0 1	1111101 $\overline{Y_1}$
	0 1 0	1111011 $\overline{Y_2}$
	0 1 1	1110111 $\overline{Y_3}$
	1 0 0	1101111 $\overline{Y_4}$
	1 0 1	1101111 $\overline{Y_5}$
	1 1 0	1011111 $\overline{Y_6}$
	1 1 1	0111111 $\overline{Y_7}$

非上述情况 xxx 1111111 (全无效)

★ 片选端译码

- 存储芯片的片选控制端可看作一根最高位地址线
- 包括地址空间的选择(接IO/M信号)、高位地址译码选择(与高位地址线相关联)。
- 对存储芯片通过片选无效可关闭内部输出驱动机制,实现功耗降低


① 全译码

优点: 每个存储单元的地址唯一, 不存在地址重复

缺点: 电路复杂, 连线多

所有地址线都参与对存储器单元的译码寻址, 包括2方面:

- 片内译码: 低位地址线对芯片内各存储单元的译码寻址
- 片选译码: 高位地址线对存储芯片的译码寻址




A ₁₉	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂ ~A ₀	地址范围
0	0	0	1	1	1	0	全0	1C000H
0	0	0	1	1	1	0	全1	1DFFFH

② 部分译码

优点: 简化译码电路设计

缺点: 部分地址空间被浪费, 存在地址重复 (每个存储单元对应多个地址), 要选取可用地址

只有部分高位地址线参与对存储芯片的译码




A ₁₉ ~A ₁₅	A ₁₄ ~A ₁₂	A ₁₁ ~A ₀	一个可用地址
1	X X 1 0 X	0 0 0	全0~全1 20000H~20FFFH
2	X X 1 0 X	0 0 1	全0~全1 21000H~21FFFH
3	X X 1 0 X	0 1 0	全0~全1 22000H~22FFFH
4	X X 1 0 X	0 1 1	全0~全1 23000H~23FFFH

③ 线选译码

优点: 构成简单

缺点: 地址空间严重浪费, 一个存储单元对应多个存储地址, 多个存储单元对应一个存储地址

仅用少数几根高位地址线进行芯片的译码, 且每根用于选中一个芯片 (组)



A ₁₉ ~A ₁₅	A ₁₄ A ₁₃	A ₁₂ ~A ₀	一个可用地址
1	X X X X X	1 0	全0~全1 04000H~05FFFH
2	X X X X X	0 1	全0~全1 02000H~03FFFH

∴ A₁₄A₁₃ 的情况不可能出现

∴ 00000H~01FFFH 的地址不可用!

注意! 多存储单元共用的存储地址不应使用!

存储芯片的读写控制

- 芯片 $\overline{OE}$ 与系统读命令线相连

当芯片被选中且读命令有效时，存储芯片将开放并驱动数据到总线

- 芯片 $\overline{WE}$ 与系统写命令线相连

当芯片被选中且写命令有效时，允许总线数据写入存储芯片

1. 对 8086/8088 来说, 无论是最小组态还是最大组态, 都提供了区分 I/O 访问和存储器访问的硬件信号: 在最小组态为 IO/M*, 从指令一级来看, 访问内存一般使用 MOV 指令; 而访问 I/O 端口则使用 IN 指令和 OUT 指令.
由此可见, 8086/8088 系统在 I/O 端口地址编排时采用的方案是 I/O 端口独立编址.

2. 计算机系统的三总线是指 地址总线、数据总线、控制总线,

指令 MOV [2000H], AX 执行时, 通过 数据 总线传送 AX 的值

3. 一微机系统采用 Pentium 芯片为 CPU, 该芯片有 64 条数据线、32 条地址线, 则该微机系统的最大内存容量是 $2^{32} \times 64 \text{ bit} = 2^{32} \times 8 \text{ Byte}$.

4. EPROM 芯片 2764, 存储容量为 $8K \times 8 \text{ 位}$, 共有 8 根数据线, 13 根地址线.
用它组成 64KB 的 ROM 存储区共需 8 片芯片, 进行 字 扩充.

$$\frac{2^{16} \times 8}{8} \text{ 字}$$

5. 在动态 RAM 中必须配备 (B) 电路

A. 数据写入 B. 读出再生放大 C. 地址译码 D. 数据读出

6. 要组成 32KB 的 RAM 存储区, 采用容量 1K $\times$ 4 位的静态 RAM 芯片 2114 的情况下,

① 需要多少芯片? ② 在位方向和地址方向上各要进行何扩充? ③ 画连接示意图

解: ①

$$\because \frac{32 \text{ KB}}{1 \text{ K} \times 4 \text{ bit}} = \frac{32 \text{ K} \times 8 \text{ bit}}{1 \text{ K} \times 4 \text{ bit}}$$

$\therefore$ 需要 64 片 RAM 2114

② 在位上扩充 2 片, 在地址方向扩充 32 片 (组)

③ 如图:

