


Výstupní zpráva

Jméno: Dominik Trúchly

Login: xtruch01

1. Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkce


Návrh sa skladá zo stavového automatu (FSM) ktorý riadi celý obvod, CNT (CLK) počítadla ktoré dáva ako output 5 bitové číslo, CNT (Bit) počítadla ktoré počíta prečítané bity, demultiplexoru na ktorého vstupe je zapisujúci sa bit pomocou portu DIN, WRITE_EN pravdivostnej hodnoty ktorá povoľuje k zápisu a SEL ktorý určuje index do ktorého sa hodnota zapíše.

2. Návrh automatu

Schéma automatu

Legenda

- Moorovy výstupy: CLK_CNT_EN, DATA_READ_EN, DOUT_VLD
- Vstupní signály: CLK IN (C), DIN (D), MSB_READ (M)
- Stavy: START, WAIT, READ, END, VALID



Popis funkce

V stave štart funkcia čaká, kým príde start bit, potom sa presunie do wait stavu kde ostane kým sa bude môcť načítať prvý bit. Postupne sa načíta všetkých 8 bitov a funkcia sa presunie do stavu end kde počká na príchod end bitu. Potom prejde do valid stavu kde sa datové slovo potvrdí nastavením príznaku DOUT_VLD na úroveň logickej 1 a potom sa presunie späť do stavu start.

3. Snímek obrazovky ze simulací

