Лабораторна робота № 4

Ядро ARM та Intel FPGA Monitor Program Частина2 : Налаштування ядра ARM

```
#include <stdio.h>
#include <time.h>
/* This program demonstrates use of functions in C Standard Library through semihosting of Arm A9.
* It performs the following:
 * 1. prints characters to the terminal of the host computer
* 2. reads characters from host computer to target system
*/
int main(void){
    char str[64];
   int age = 0;
    // Get the initial timestamp
   clock t start time = clock();
    // Printf, scanf, and some time functions
   while(1){
       printf("What is your name?\n");
       scanf("%s",str);
       printf("What is your age?\n");
       scanf("%d", &age);
       printf("%s, you are %d years old.\n",str,age);
       printf("It's been %d seconds since we started\n",(int)(clock()-start time)/CLOCKS PER SEC);
       printf("It's been %d seconds since 1970 Jan 1\n", (int)time(NULL));
    return 0;
}
```

Джерела, за якими підготовлено інструкцію:

Monitor Program Tutorial for the ARM Processor

 $\underline{ftp://ftp.intel.com/Pub/fpgaup/pub/Teaching_Materials/current/Tutorials/Intel_FPGA_Monitor_Program_ARM.pdf$

Intel FPGA Academic Program Tutorials

https://software.intel.com/en-us/fpga-academic/learn/tutorials

Вступ

Мета пієї лабораторної роботи самостійно _ навчитися Познайомитись процесорне ядро ARM. налаштовувати архітектурою ядра за можна наступним посиланням: https://ftp.intel.com/Public/Pub/fpgaup/pub/Teaching Materials/current /Tutorials/ARM A9 intro intelfpga.pdf.

Крім того, до процесорного ядра будуть додані компоненти, що синтезуються на логічних комірках FPGA, та поєднуються з ARM за допомогою спеціальних каналів зв'язку (LWH2F – Lightweight HPS-to-FPGA bridge).

На завершення, для синтезованої системи на кристалі, буде розроблено та перевірено відповідне програмне забезпечення.

1. Порядок виконання роботи.

- 1. Створіть у середовищі Quartus Prime новий проект. Для цього:
 - встановіть робочу директорію проекту;
 - вкажіть назву проекту *comp_arm*;
 - оберіть тип мікросхеми 5CSEMA5F31C6.
- 2. Додайте до проекту файли *comp_arm.v* та *hex7seg.v*. Визначте файл *comp_arm.v* файлом верхнього рівня ієрархії.
- 3. Відкрийте середовище QSys.
- 4. Перед початком створення нової системи видаліть компонент *Clock Source*.
- 5. У вікні **IP Catalog** оберіть з папки **University Program** → **Clock** модуль **System and SDRAM Clocks for DE-series Boards** та додайте його до проекту. Цей модуль дозволяє відразу зробити необідні підключення блоку PLL, що використовується для формування тактових сигналів на платі DE1-SoC.

6. Зробіть для ньго налаштування у відповідності до рисунку 1




Рисунок 1. Налаштування блоку формування тактових сигналів.

7. Додайте до системи процесорне ядро. Для цього, у вкладці IP Catalog (вкладка знаходиться зліва у вікні Platform Designer Tool) оберіть Library → Processors and Peripherals → Hard Processor Systems → ArriaV/CycloneV Hard Processor System та натисніть кнопку Add. Відкриється вікно зображене на рис. 2.




Рисунок 2. Налаштування процесорного ядра ARM.

8. На сторінці *FPGA Interfaces* виконайте налаштування у відповідності до рисунків 2 – 4.




Рисунок 3. Налаштування процесорного ядра ARM.




Рисунок 4. Налаштування процесорного ядра ARM.

9. Перейдіть до сторінки *Peripheral Pins* та виконайте налаштування периферійних компонентів процесорного ядра у відповідності до рисунків 5 – 7.




Рисунок 5. Налаштування периферійних пристроїв.





Рисунок 6. Налаштування периферійних пристроїв.



Крім того вкажіть, що процесором будуть використовуватись контакти загального призначення *GPIO09, GPIO35, GPIO40, GPIO41, GPIO48, GPIO53, GPIO54, GPIO61*. За їх допомогою відбувається взаємодія з

10. Перейдіть до сторінки *HPS Clocks* та виконайте налаштування синхронізуючих сигналів процесорного ядра у відповідності до рисунків 8-10.

зовнішніми периферійними пристроями.




Рисунок 8. Налаштування синхронізуючих сигналів.




Рисунок 9. Налаштування синхронізуючих сигналів.




Рисунок 10. Налаштування синхронізуючих сигналів.

11. Перейдіть до сторінки *SDRAM* та виконайте налаштування інтерфейсу зовнішньої оперативної пам'яті у відповідності до рисунків 11 – 15.




Рисунок 11. Налаштування інтерфейсу SDRAM.




Рисунок 12. Налаштування інтерфейсу SDRAM.




Рисунок 13. Налаштування інтерфейсу SDRAM.




Рисунок 14. Налаштування інтерфейсу SDRAM.




Рисунок 15. Налаштування інтерфейсу SDRAM.

12. Натисніть *Finish*.

13. Додайте до системи модуль *JTAG to Avalon Master Bridge*. Він знаходиться у папці *Basic Functions -> Bridges and Adaptors -> Memory Mapped*. Залиште його налаштувння за замовченням (рисунок 16).




Рисунок 16. Налаштування JTAG to Avalon Master Bridge.

14. Додайте до системи модуль *On-Chip Memory (RAM or ROM)* та налаштуйте його у відповідності до рисунку 17.




Рисунок 17. Налаштування *On-Chip Memory (RAM or ROM)*.

15. Додайте до системи два модулі *PIO (Parallel I/O)* та налаштуйте їх у відповідності до рисунків 18 та 19.




Рисунок 18. Налаштування порту Slider_Switches.




Рисунок 19. Налаштування порту *LEDs*.

16. Додайте до системи модуль *System ID Peripheral* та залиште його налаштування за замовченням (рисунок 20). Він знаходиться у папці *Basic Functions -> Simulation; Debug and Verification -> Debug and Performance.*




Рисунок 20. Налаштування System ID Peripheral.

17. Зробіть з'єднання компонентів системи у відповідності до рисунку 21. Змініть назви компонентів системи. Визначте зовнішні сигнали (стовпчик *Export*). Зверніть увагу на базові адреси компонентів.




Рисунок 21. З'єднання компонентів системи.

18. Збережіть систему під назвою *Computer_System*.

Тепер пояснимо, як FPGA взаємодіє з HPS частиною. Між ними є 3 мости:

F2H - FPGA-to-HPS bridge;

H2F - HPS-to-FPGA bridge;

LWH2F - Lightweight HPS-to-FPGA bridge.

F2H дозволяє FPGA звертатись до складових HPS (наприклад USB, або CAN контролери), при цьому FPGA буде master, а HPS — slave. Його слово може мати 32, 64, або 128 біт.

LWH2F використовується для доступу ARM-ядром до IP-cores, що генеруються у FPGA. Слово має розрядність 32 біти. НЕ МОЖНА використовувати для доступу до пам'яті.

H2F використовується для доступу ARM-ядром до пам'яті через FPGA. Його слово може мати 32, 64, або 128 біт.

- 19. Далі оберіть команду Generate → Generate HDL. Для Create simulation model оберіть None. Натисніть Generate та дочекайтеся сповіщення Generate completed.
- 20. Поверніться до головного вікна середовища *Quartus Prime*. Наразі необхідно долучити до проекту створену *Computer_System*. Для цього у вікні *Project Navigator* → *Files* (зліва) натисніть правою кнопкою миші на піктограмі *Files* та оберіть команду *Add/Remove Files in Project* з контекстного меню. Відкриється вікно додавання файлів. Додайте файли *директорія проекту/ Computer_System./ synthesis/ Computer_System.v* та *Computer_System.qip*.
- 21. У файлі верхнього рівня ієрархії *сотр_arm.v* підключіть сигнали до згенерованої системи:

```
Computer System The_System (
.system pll ref clk clk
                              (CLOCK 50),
.system pll ref reset reset
                              (1'b0),
.slider switches export
                              (SW),
.leds export
                              (LEDR),
.sdram clk clk
                              (DRAM CLK),
                              (HPS DDR3 ADDR),
.memory mem a
                              (HPS DDR3 BA),
.memory mem ba
.memory mem ck
                              (HPS DDR3 CK P),
                              (HPS DDR3 CK N),
.memory mem ck n
.memory mem cke
                              (HPS DDR3 CKE),
.memory mem cs n
                              (HPS DDR3 CS N),
                              (HPS DDR3 RAS N),
.memory mem ras n
                              (HPS DDR3 CAS N),
.memory mem cas n
.memory_mem_we_n
                              (HPS DDR3 WE N),
                              (HPS DDR3 RESET N),
.memory mem reset n
.memory mem dq
                              (HPS DDR3 DQ),
.memory mem dqs
                              (HPS DDR3 DQS P),
.memory mem dqs n
                              (HPS DDR3 DQS N),
                              (HPS DDR3 ODT),
.memory mem odt
.memory mem dm
                              (HPS DDR3 DM),
.memory oct rzqin
                              (HPS DDR3 RZQ),
.hps io hps io gpio inst GPIO35
                              (HPS ENET INT N),
```

```
.hps io hps io emac1 inst TX CLK
                                 (HPS ENET GTX CLK),
                                 (HPS ENET TX DATA[0]),
.hps io hps io emac1 inst TXD0
.hps io hps io emac1 inst TXD1
                                 (HPS ENET TX DATA[1]),
.hps io hps io emac1 inst TXD2
                                 (HPS ENET TX DATA[2]),
.hps_io_hps_io_emac1_inst_TXD3
                                (HPS ENET TX DATA[3]),
.hps io hps io emac1 inst RXD0
                                 (HPS ENET RX DATA[0]),
.hps io hps io emac1 inst MDIO
                                 (HPS ENET MDIO),
.hps io hps io emac1 inst MDC
                                 (HPS ENET MDC),
.hps io hps io emac1 inst RX CTL
                                    (HPS ENET RX DV),
.hps io hps io emac1 inst TX CTL
                                    (HPS ENET TX EN),
                                    (HPS ENET RX CLK),
.hps io hps io emac1 inst RX CLK
.hps io hps io emac1 inst RXD1
                                (HPS ENET RX DATA[1]),
.hps io hps io emac1 inst RXD2
                                (HPS ENET RX DATA[2]),
.hps io hps io emac1 inst RXD3
                                (HPS ENET RX DATA[3]),
                                (HPS FLASH DATA[0]),
.hps io hps io qspi inst IO0
.hps io hps io qspi inst IO1
                                (HPS FLASH DATA[1]),
.hps io hps io qspi inst IO2
                                (HPS FLASH DATA[2]),
.hps io hps io gspi inst IO3
                                (HPS FLASH DATA[3]),
.hps io hps io gspi inst SS0
                                (HPS FLASH NCSO),
.hps io hps io qspi inst CLK
                                (HPS FLASH DCLK),
.hps io hps io gpio inst GPIO61
                                (HPS GSENSOR INT),
.hps io hps io gpio inst GPIO40
                                (HPS GPIO[0]),
                                (HPS GPIO[1]),
.hps io hps io gpio inst GPIO41
.hps io hps io gpio inst GPIO48
                                (HPS I2C CONTROL),
.hps io hps io i2c0 inst SDA
                                (HPS I2C1 SDAT),
                                (HPS I2C1 SCLK),
.hps io hps io i2c0 inst SCL
.hps io hps io i2c1 inst SDA
                                (HPS I2C2 SDAT),
.hps io hps io i2c1 inst SCL
                                (HPS I2C2 SCLK),
.hps io hps io gpio inst GPIO54
                                (HPS KEY),
.hps io hps io gpio inst GPIO53
                                (HPS LED),
.hps io hps io sdio inst CMD
                                (HPS SD CMD),
.hps io hps io sdio inst D0
                                (HPS SD DATA[0]),
.hps io hps io sdio inst D1
                                (HPS SD DATA[1]),
.hps io hps io sdio inst CLK
                                (HPS SD CLK),
.hps io hps io sdio inst D2
                                (HPS SD DATA[2]),
.hps io hps io sdio inst D3
                                (HPS SD DATA[3]),
.hps io hps io spim1 inst CLK
                                (HPS SPIM CLK),
.hps io hps io spim1 inst MOSI
                                (HPS SPIM MOSI),
.hps io hps io spim1 inst MISO
                                (HPS SPIM MISO),
```

```
.hps io hps io spim1 inst SS0
                                (HPS SPIM SS),
                                (HPS UART RX),
.hps io hps io uart0 inst RX
.hps io hps io uart0 inst TX
                                (HPS UART TX),
.hps io hps io gpio inst GPIO09
                                (HPS CONV USB N),
.hps io hps io usb1 inst D0
                                (HPS USB DATA[0]),
.hps io hps io usb1 inst D1
                                (HPS USB DATA[1]),
.hps io hps io usb1 inst D2
                                (HPS USB DATA[2]),
.hps io hps io usb1 inst D3
                                (HPS USB DATA[3]),
.hps io hps io usb1 inst D4
                                (HPS USB DATA[4]),
.hps io hps io usb1 inst D5
                                (HPS USB DATA[5]),
.hps io hps io usb1 inst D6
                                (HPS USB DATA[6]),
.hps io hps io usb1 inst D7
                                (HPS USB DATA[7]),
.hps io hps io usb1 inst CLK
                                (HPS USB CLKOUT),
.hps io hps io usb1 inst STP
                                (HPS USB STP),
                                (HPS USB_DIR),
.hps io hps io usb1 inst DIR
.hps io hps io usb1 inst NXT
                                (HPS USB_NXT)
);
```

- 22. Збережіть файл.
- 23. Імпортуйте призначення контактів вводу/виводу з файлу *comp arm.qsf.*
- 24. Виконайте компіляцію проекту.
- 2. Розробка програмного забезпечення.
- 1. Запустіть *Intel FPGA Monitor Program*.
- 2. Оберіть меню *File* \rightarrow *New Project*. Збережіть проект під власною назвою у директорії *app_software*. Оберіть архітектуру *ARM Cortex-A9*. Натисніть *Next*.
- 3. На вкладинці Specify the system вкажіть наступні параметри:

Select a system = <Custom system>

System description file =

директорія проекту/Computer System.sopcinfo

FPGA programming (SOF) file = директорія проекту /output_files/comp_arm.sof

Preloader = DE1-SoC

- 4 Натисніть *Next*.
- 5. На вкладинці *Specify a program type* укажіть значення *Program Type = Assembly Program*. Натисніть *Next*.
- На вкладинці Specify program details натисніть Add, та оберіть файли програми address_map_arm.s та simple_program.s.. Вкажіть Start symbol = _start. Натисніть Next.

Цей приклад використовувався у лабораторній роботі № 3 — у ньому виконувалося копіювання стану перемикачів до регістру світлодіодів. Додатково, у цьому прикладі додаються семисегментні індикатори, які будуть відображати число, еквівалентне поточному стану світлодіодів.


7. На вкладинці *Specify system parameters* укажіть наступні значення

Host connection = DE-SoC [3-2] Processor = ARM_A9_HPS_arm_a9_0

Terminal device = Semihosting

- 8. На останній вкладинці натисніть *Finish*, або *Save*. На запит чи завантажувати систему на плату відповідайте *Yes*.
- 9. Після сповіщення про успішне завантаження, у вікні *Intel FPGA Monitor Program* оберіть меню *Actions* → *Compile* & *Load*.
- 10. Запустіть програму на виконання у безперервному (зелений трикутник), або покроковому режимі (жовта стрілочка) та спостерігайте її виконання.
 - Переконайтеся, що червоні світлодіоди змінюють свій стан відповідно до стану перемикачів при виконанні інструкції

- *stbio R4, \theta(R3)*, а на семи сегментних індикаторах відображається вірне значення.
- 11. Зупиніть виконання програми.
- 12. Другим проектом у *Monitor_Program* буде програма мовою С, основана на прикладі «робота з Semihosting».
- 13. Створіть новий проєкт в окремій директорії. Повторіть налаштунки попереднього проєкту за виключенням того, що проєкт ґрунтується на скомпільованій програмі АХГ, написаної мовою С.
- 14. Додайте до проекту файл *semihosting_example.axf*. Впевніться, що всі додаткові файли (надаються до лабораторної роботи) теж знаходяться у папці проекту.
- 15. Завантажте систему, скомпілюйте програму та запустіть її на виконання.
 - **Semihosting** це спеціальний механізм, який забезпечує програмам, що виконуються на ARM-процесорі, доступ до сервісу дебагера. Стандартні бібліотеки функцій модифіковані для роботи з **Semihosting**. Наприклад, **printf()** та **scanf()**, які зазвичай працюють з терміналом комп'ютера, на якому запущена програма, що їх викликає, будуть працювати з терміналом програми-дебаґера.
- 16. Якщо програма працює правильно, то можно буде запустити діалог (надати відповіді на запитання у консольному вікні) які надходять з процесора (рисунок 21). Рисунок 21. Робота програми **Semihosting**



3. Індивідуальне завдання

Внесіть модифікацію до програми *Semihosting*: нехай відповідь виводиться на світлодіоди. Наприклад, додайте коди:

у потрібних місцях. Коди можуть знаходитись не разом.

Якщо усе зроблено правильно, то після відповіді на запитання "What is your age?" вказане число буде виведене на LEDR[7:0] та HEX0-1.