**实验一：运算器实验**

|  |  |  |  |
| --- | --- | --- | --- |
| 实验环境 | PC机＋Win 10＋proteus仿真器 | 实验日期 | 2018.12.05 |
| 1. 实验内容   基本要求  ·熟悉proteus仿真系统  ·设计并验证4位算数逻辑单元的功能  扩展要求  ·实现输入输出锁存  ·实现8位算数逻辑单元  思考题  ·思考单总线、双总线和三总线结构在设计上的异同 | | | |
| 1. 理论分析或算法分析   1.基本要求  按照74LS181的逻辑表，验证运算功能发生器的逻辑功能。  2.扩展要求  增加74LS373锁存器，把输入数据锁存，使总线分时复用。先算第四位然后锁存结果，结合进位位继续算高四位最后输出最后结果。   1. 实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）   基本要求  以验证 S3-S0 0011 M=0，CN=0为例  输入A 0111B ,B 0111B  结果输出为0 ，符合74LS181逻辑功能表     1. 扩展要求   以验证 S3-S0 0011 M=0，CN=0为例  输入A 0111 0110B（76H） ,B 0111 0000B（70H）  结果输出为0 ，符合74LS181逻辑功能表        以下为实验原理图：    四. 实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）  基本要求：    扩展要求：      思考题  单总线结构:它实现一次双操作数的运算需要分成3步,操作速度慢;  双总线结构:两个操作数分别通过总线1和总线2同时到ALU进行运算,并且可以立即得到运算结果,但ALU的输出不能直接送到总线上,因此才需要设置缓存器。但他的执行速度比单总线快。  三总线结构:两个操作数分别通过总线1和总线2同时到ALU进行运算，运算结果输出与总线3相连，可以在一步之内完成操作。三总线结构的运算速度快但较其它两种结构复杂。  五. 结论  通过本次实验掌握了简单运算器的数据传输方式，验证了运算功能发生器(74LS181)及进位控制的组合功能。 | | | |