

Số chân	Tên chân (NAME)	I/O	Mô tả (DESCRIPTION)
1	RT_CLK	I	Chân kết nối điện trở định thời và xung clock ngoài cho bộ nguồn buck. Điện trở này nên được nối với GND (PowerPAD□) bằng đường mạch ngắn nhất để giảm nhiễu và sai lệch xung clock.
2	COMP	O	Ngõ ra bộ khuếch đại sai số của mạch buck và ngõ vào cho bộ so sánh dòng chuyển mạch đầu ra.
3	VSENSE	I	Chân cảm biến điện áp đầu ra của bộ nguồn buck. Là ngõ vào đảo của bộ khuếch đại sai số.
4	PWRGD	I	Ngõ ra dạng open–drain, cần điện trở kéo lên bên ngoài. Chân này sẽ ở mức thấp khi điện áp đầu ra của buck thấp do tắt nhiệt, sụt áp, quá áp, hoặc tắt buck thông qua EN_BUCK.
5	nOCTW	O	Cảnh báo quá dòng và quá nhiệt. Là ngõ ra dạng open–drain, cần điện trở kéo lên bên ngoài.
6	nFAULT	O	Tín hiệu báo lỗi. Ngõ ra dạng open–drain, cần điện trở kéo lên bên ngoài.
7	DTC	I	Điều chỉnh thời gian chết (dead–time) bằng điện trở nối với GND.
8	M_PWM	I	Chân chọn chế độ điều khiển PWM. • Nếu M_PWM = LOW, thiết bị hỗ trợ 6 tín hiệu PWM độc lập. • Nếu M_PWM = HIGH, thiết bị chỉ cần 3 tín hiệu PWM (INH_x), các tín hiệu bổ sung cho MOSFET thấp sẽ được tạo nội bộ từ các ngõ cao tương ứng.
9	M_OC	I	Chân chọn chế độ bảo vệ quá dòng. • Nếu M_OC = LOW, driver hoạt động ở chế độ giới hạn dòng theo chu kỳ (cycle–by–cycle current limiting). • Nếu M_OC = HIGH, driver sẽ tắt kênh phát hiện quá dòng.
10	GAIN	O	Chọn hệ số khuếch đại cho các bộ khuếch đại dòng shunt tích hợp. • GAIN = LOW: hệ số khuếch đại là 10 V/V. • GAIN = HIGH: hệ số khuếch đại là 40 V/V.
11	OC_ADJ	I	Chân điều chỉnh ngưỡng kích hoạt bảo vệ quá dòng. Áp một điện áp vào chân này để thiết lập ngưỡng bảo vệ. Điện áp chuẩn từ DVDD được khuyến nghị.
12	DC_CAL	I	Khi DC_CAL = HIGH, thiết bị ngắn mạch đầu vào của các bộ khuếch đại dòng shunt và ngắt tải, cho phép hiệu chỉnh offset DC thông qua vi điều khiển bên ngoài.
13	GVDD	P	Nguồn điện nội bộ cho mạch driver cổng (gate driver). Tụ lọc GVDD nên được nối với GND.
14	CP1	P	Chân 1 của mạch bơm điện tích (charge pump). Cần dùng tụ gốm giữa CP1 và CP2.
15	CP2	P	Chân 2 của mạch bơm điện tích (charge pump). Dùng tụ gốm nối giữa CP1 và CP2.
16	EN_GATE	I	Chân bật/tắt driver cổng và bộ khuếch đại dòng shunt. Điều khiển bật buck thông qua chân EN_BUCK.
17	INH_A	I	Tín hiệu PWM ngõ vào (high side) cho cầu H pha A.
18	INL_A	I	Tín hiệu PWM ngõ vào (low side) cho cầu H pha A.
19	INH_B	I	Tín hiệu PWM ngõ vào (high side) cho cầu H pha B.
20	INL_B	I	Tín hiệu PWM ngõ vào (low side) cho cầu H pha B.
21	INH_C	I	Tín hiệu PWM ngõ vào (high side) cho cầu H pha C.
22	INL_C	I	Tín hiệu PWM ngõ vào (low side) cho cầu H pha C.
23	DVDD	P	Nguồn nội 3.3V cho logic kỹ thuật số. Tụ lọc DVDD nên nối với AGND. Đây là ngõ ra (output), không khuyến nghị dùng cấp nguồn cho mạch ngoài.
24	REF	O	Điện áp tham chiếu đầu ra của bộ khuếch đại dòng shunt, có mức bằng một nửa điện áp DVDD. Nên nối đến chân tham chiếu ADC của vi điều khiển.
25	SO1	O	Ngõ ra của bộ khuếch đại dòng 1.
26	SO2	O	Ngõ ra của bộ khuếch đại dòng 2.
27	AVDD	P	Nguồn nội 5V cho mạch analog. Tụ AVDD nên nối với AGND. Đây là ngõ ra, không nên dùng cấp nguồn ngoài.
28	AGND	P	Mass analog (Analog ground).
29	PVDD1	P	Nguồn cấp cho mạch driver cổng và khuếch đại dòng shunt. PVDD1 độc lập với nguồn buck. Cần tụ lọc giữa PVDD1 và PGND.
30	SP2	I	Ngõ dương của bộ khuếch đại dòng 2 (nối với cực dương của điện trở shunt). Khuyến nghị nối trực tiếp với đầu dương của điện trở shunt để có độ chính xác cao.
31	SN2	I	Ngõ âm của bộ khuếch đại dòng 2 (nối với cực âm của điện trở shunt). Khuyến nghị nối trực tiếp với đầu âm của điện trở shunt.
32	SP1	I	Ngõ dương của bộ khuếch đại dòng 1 (nối với cực dương của điện trở shunt).
33	SN1	I	Ngõ âm của bộ khuếch đại dòng 1 (nối với cực âm của điện trở shunt).
34	SL_C	O	Nguồn Source của MOSFET nhánh thấp (Low–Side) – pha C. Điện áp V<sub>LS_C</sub> đo giữa chân này và SH_C.
35	GL_C	O	Ngõ ra điều khiển cổng (gate) cho MOSFET nhánh thấp – pha C.
36	GH_C	O	Ngõ ra điều khiển cổng (gate) cho MOSFET nhánh cao – pha C.
37	BST_C	P	Chân tụ bootstrap cho pha C.
38	SH_C	P	Nguồn Source của MOSFET nhánh cao – pha C. Điện áp V<sub>HS_C</sub> đo giữa chân này và BST_C.
39	SL_B	O	Nguồn Source của MOSFET nhánh thấp – pha B. Điện áp V<sub>LS_B</sub> đo giữa chân này và SH_B.
40	GL_B	O	Ngõ ra điều khiển cổng cho MOSFET nhánh thấp – pha B.
41	GH_B	O	Ngõ ra điều khiển cổng cho MOSFET nhánh cao – pha B.
42	BST_B	P	Chân tụ bootstrap cho pha B.
43	SH_B	P	Nguồn Source của MOSFET nhánh cao – pha B. Điện áp V<sub>HS_B</sub> đo giữa chân này và BST_B.
44	SL_A	O	Nguồn Source của MOSFET nhánh thấp – pha A. Điện áp V<sub>LS_A</sub> đo giữa chân này và SH_A.
45	GL_A	O	Ngõ ra điều khiển cổng cho MOSFET nhánh thấp – pha A.
46	GH_A	O	Ngõ ra điều khiển cổng cho MOSFET nhánh cao – pha A.
47	BST_A	P	Chân tụ bootstrap cho pha A.
48	SH_A	P	Nguồn Source của MOSFET nhánh cao – pha A. Điện áp V<sub>HS_A</sub> đo giữa chân này và BST_A.
49	BIAS	P	Tụ lọc cho mạch bias nội của chip, thường nối tụ 1 µF đến GND.
50, 51	PH	O	Chân Source của MOSFET nhánh cao trong bộ chuyển đổi buck nội.
52	BST_BK	P	Chân tụ bootstrap của bộ chuyển đổi buck.
53, 54	PVDD2	P	Nguồn cấp cho bộ chuyển đổi buck. Tụ PVDD2 nên được nối với GND.
55	EN_BUCK	I	Chân bật/tắt bộ nguồn buck. Bên trong có dòng kéo lên (pull–up). Kéo xuống dưới 1.2V để tắt, để hở (float) để bật. Có thể điều chỉnh mức điện áp khóa dưới (undervoltage lockout) bằng hai điện trở.
56	SS_TR	I	Chân điều khiển soft–start và tracking cho bộ buck. Gắn một tụ ngoài vào chân này để điều chỉnh thời gian tăng điện áp đầu ra (rise time). Khi điện áp tại chân này vượt mức tham chiếu nội bộ, nó có thể được dùng cho tracking hoặc sequencing. Tụ phải nối với GND.
57	GND (PWR_PAD)	P	Chân nối đất (mass). Miếng Power PAD phải được kết nối điện với lớp ground plane của PCB thông qua hàn, và nên nối nhiều via xuống mặt dưới của PCB để cải thiện tản nhiệt.

HUỲNH VÕ PHÚC LỘC
HCMUTE
Sheet: /
File: Doan2.kicad_sch
Title: BLDC
Size: A1
Date: 2025–10–22
Rev: V1.0
KiCad E.D.A. 9.0.2
Id: 1/1