16 位顺序流水线 CPU 技术规格

核心架构 实现约束与验证规范　课件核对版　2026 年 9 月 9 日

本规格定义一颗 16 位、单发射、顺序执行的五级流水线教学 CPU。保持最新 21 页汇报中的 13 种指令编码，采用独立 IM 与 DM、固定同步存储接口、通用数据转发、load-use 停顿、CMP 至 JZ 标志转发与 EX 分支冲刷。STR 在 MEM 完成存储动作，不执行寄存器写回。基线没有 Scheduler、ROB、缓存、通用协议 Adapter 或强制硬件性能计数器。

目标是形成可以继续实现、测试和优化的统一技术规格，而不是压缩成课堂讲稿。规范分为三层：第 1 至 9 章定义核心功能与外部可见行为；第 10 至 14 章明确模块、时序与验证义务；附录记录错误处理、候选优化、资料依据和建议取舍。附录中的正确性约束仍必须满足，位置靠后不代表可以省略。

设计状态

已完成：课件版本盘点、设计逻辑核对、ISA 与周期模型差分检查、基本算术/扩展布尔检查，以及固定同步读边界的抽象检查。未完成：实际 RTL 实现、Vivado 存储 IP 仿真、综合、布局布线时序、CDC 检查和下板验证。本文不声称得到最优 Fmax、最小面积或最高评分。

本轮没有重做或修改任何 PPT，也没有覆盖先前设计文档。最新用户汇报作为 ISA 与程序的事实基准；老师课件作为课程约束和设计方法来源；具体五级控制、端口与异常策略是本规格的设计选择。新旧规则冲突时以本规格中标为“基线”的约定为准，不能分别从几份版本各选一段实现。

本版关键优化

1. 将“核心必须功能”和“验证工具、可选诊断”分开，去掉强制 completion counter 和对全部指令统一 commit 的依赖。

2. 分开逻辑存储延迟契约与 Vivado 实现方式，但不允许额外寄存器悄悄改变数据/标签对齐和 load-use 罚时。

3. 合并每条指令互斥使用的 ALU result 和有效地址为 EX/MEM.exec_value，避免无用途地同时保存两份 16 位值。

4. 为 MUX、加减器、比较器、寄存器组、控制译码和流水边界给出实现接口与验收标准。

5. 明确错误停止不是完整异常系统；必要的年龄优先级和错误路径取消保留，诊断地址和原因码为可选项。

6. 用可复现差分测试和公平性能比较决定是否加入进一步优化，不以“高级模块更多”作为更好 CPU 的标准。

1 依据范围与设计决策

资料阅读范围

课程根目录和五个 ZIP 共 34 份 PPT 文件，按 SHA256 去重后为 30 个不同文件版本，共 1080 页。逐份提取并核对页内文本、表格与课件结构；对 ISA、CU 状态图、加法器、流水示意和时序关键图进行渲染核对。完全相同的副本合并阅读，同名异版分开登记。附录 D 给出每份文件的用途与不直接照搬的边界。

这不等于逐页验证 1080 张幻灯片的所有图片、习题答案或模拟电路数值。扫描教材 PDF 未做全书 OCR，不以“课件中引用教材”推断已读完整教材。不会把旧参考课件中的历史评分、联系人或课堂安排当成本学期要求。

权威顺序

老师本学期明确项目约束及用户转述的流水线要求优先。课程概念、实例和实验参考不是同一层次：Lec17 的基本 Lab ISA、复杂 5 位 Opcode 示例以及 Lec18 的循环控制图不能合并为一套自动成立的硬件。最新用户 PPT 确定本组 13 种编码；本文在此基础上定义独立、完整的流水实现。

决策	基线选择	为什么
ISA	保持 13 种编码 数据与指令 16 位 RF 四个 16 位寄存器	保持已有程序和课程边界
执行	IF ID EX MEM WB 顺序单发射	满足真实重叠执行 控制复杂度可管理
IM 与 DM	独立片上同步存储器	IF 和 MEM 可同周期访问
Adapter	不设置独立 IM/DM 协议适配器	同宽 同域 固定延迟 无协议翻译需求
RAW 处理	EX/MEM 与 MEM/WB 转发 加 load-use 停顿	避免不必要等待 又不转发未产生的数据
分支	EX 决定 顺序预测 冲刷两个年轻槽	不引入预测表 目标取指规则明确
Z 依赖	最近 CMP 结果转发	支持 CMP 后立即 JZ
停止	HALT 排空 错误停止保护	不让年轻 STR 污染状态
计数和诊断	测试平台统计 可选硬件调试	不增加程序正确运行所不需要的核心功能

如何理解更好

正确性和可复现性先于速度。性能以相同程序的总执行时间比较，同时报告器件资源与时序；更多级流水、更复杂加法器或更多操作码均不自动更优。本版先固定可实现基线，再对一项局部优化做等价与 PPA 比较，保留能证明收益的版本。

2 架构状态与指令格式

架构可见状态包括 R0 至 R3、Z 标志、程序控制流和 DM 内容。R0 是普通可写寄存器，不采用其他 ISA 的常量零规则。算术结果为 16 位模运算，CMP 只判断 16 位位串是否相等；不增加有符号大小比较、进位分支或溢出异常。

PC_fetch 是微架构前端指针，不等同于“最后完成指令地址”。分支指令携带其自身 pc，JZ 以该 pc+1 为相对基准。初始复位 PC_fetch=0、R 全 0、Z=0、流水 valid 全 0，halted 和 fault 为 0。IM 程序镜像在加载设计时初始化，DM 初值由测试环境或程序负责。

字段	位范围	含义
Opcode	15 至 12 共 4 位	0 至 C 有效 D 至 F 非法
Rd	11 至 10 共 2 位	目标或第一源 STR 中表示写入的数据
Rs	9 至 8 共 2 位	第二源或访存基址
Imm	7 至 0 共 8 位	无符号常数或有符号位移

每个存储地址对应一个 16 位字，因此顺序取指 PC_fetch 增加 1。最新 PPT 中 0xB001 在 pc=6 表示 JZ +1，取分支目标为 8。地址计算先按 16 位截断，再检查物理范围；不能直接丢弃高地址位而误访问低地址 RAM。

扩展与无关字段

MOV、ADD 立即数与 JUMP 用零扩展 ZExt；LDR、STR 位移和 JZ 用符号扩展 SExt。0x7F 两种模式都是 127，0x80 零扩展为 128 而符号扩展表示-128，0xFF 分别为 255 和-1。HDL 中须显式生成 16 位结果，避免隐式 signed 规则蔓延。

未使用字段在程序镜像中置 0、硬件译码忽略。bubble 必须用 valid=0 表示，不能用 MOV R0,#0 冒充 NOP，因为它会改写 R0。D 至 F 可能由程序跑飞或错误镜像产生，不能因“保留”而把其 RegWrite/MemWrite 设为综合 don't-care。

指令编码检查

word = (opcode << 12) OR (rd << 10) OR (rs << 8) OR (imm AND 255)。字段限制分别为 4、2、2、8 位。编码器与反向译码器均需检查输入范围，不允许越界参数悄悄覆盖相邻字段。

3 ISA 完整语义与副作用

Hex	指令	结果
0	MOV Rd #u8	R[d] = ZExt(u8)
1	MOV Rd Rs	R[d] = R[s]
2	ADD Rd #u8	R[d] = low16(R[d]+ZExt(u8))
3	ADD Rd Rs	R[d] = low16(R[d]+R[s])
4	SUB Rd Rs	R[d] = low16(R[d]-R[s])
5	AND Rd Rs	R[d] = R[d] AND R[s] 按位
6	OR Rd Rs	R[d] = R[d] OR R[s] 按位
7	JUMP #u8	无条件目标 ZExt(u8)
8	LDR Rd [Rs+s8]	R[d] = DM[low16(R[s]+SExt(s8))]
9	STR Rd [Rs+s8]	DM[low16(R[s]+SExt(s8))] = R[d]
A	CMP Rd Rs	Z = (R[d] == R[s]) 不写 R
B	JZ #s8	Z 有效值为 1 则跳到 low16(pc+1+SExt(s8)) 否则顺序
C	HALT	不执行更年轻指令 排空后停止

数据指令的目的寄存器只有 Rd，其余寄存器保持。CMP 以外的指令保持 Z。STR 的 Rd 是数据源，不是写目标；LDR 的 Rs 是地址基址，不是要加载的数据。这些规则必须体现在源使用掩码和冒险检测中。

功能发生的阶段

MOV、ADD、SUB、AND、OR 在 EX 计算，在 WB 写 R。LDR 在 EX 算地址，在 MEM 读数据，在 WB 写 R。STR 在 EX 准备地址及已转发的数据，在 MEM 写 DM；没有 WB 动作，对应 WB 槽为 bubble。

CMP 在 EX 比较、WB 更新架构 Z，紧随的 JZ 可以使用尚未写回但来自较老 CMP 的转发结果。JUMP/JZ 在 EX 重定向 PC_fetch，其后携带的无写回标签只用于排空或测试跟踪，不在 WB 重新修改 PC。HALT 在 EX 挡住年轻指令，较老指令结束后置 halted。

“Write-back”统一指寄存器或标志写回，不能再将其当作 STR 提交内存的阶段。STR 不执行 WB 不意味着下一条指令跨级占用空 WB 槽；所有后续指令仍每拍推进一级。

4 五级流水线与存储并行




图 1 逻辑流水边界与依赖控制。图中模块表示职责，不锁死 IP 内部寄存器的物理位置；每个边界均须保存正确的数据、控制、valid 和必要 pc 标签。

阶段	必须完成的工作
IF	给 IM 地址 正常推进取指或保持/重定向
ID	译码 寄存器读及 WB 读旁路 产生控制和源掩码
EX	转发选择 ALU/EA 计算 CMP 比较 JUMP/JZ 决定
MEM	访问 DM 或传递普通结果 STR 在此完成
WB	R 或 Z 写回 HALT 尾部排空完成

一条 LDR 在 MEM 读 DM 时，较新的指令可同时在 IF 读 IM。这是真实并发，区别于全局 FSM 按 F/D/X/M/W 依次做完一条再启动下一条。普通结果在 MEM 经过传递槽再进入 WB，使唯一寄存器写口保持有序，避免 LDR 与较年轻 ALU 指令同时抢写口。

寄存器边界

IF/ID 保存指令、pc 及 valid；ID/EX 保存已译控制、源索引、源值、立即数、目的和 pc；EX/MEM 保存执行值、STR 数据和控制；MEM/WB 保存写回选择与结果标签。每组 valid=0 时禁止该级所有副作用。对无效载荷不必强制反复清零，具体复位策略见实现章节。

执行值的合并

EX/MEM.exec_value 为 16 位：普通运算时是 ALU 结果，LDR/STR 时是 EA。两者在同一条指令中互斥，不需要同时保留独立 Result 和 EA 寄存器。CMP 结果为独立 1 位 cmp_z；STR 仍须独立 16 位 store_data，不能与地址合并。

5 固定存储接口与 Adapter 边界

核心契约

IM 与 DM 在同一时钟域，使用固定的一阶段同步读：本阶段地址与 en 在结束边沿前稳定，边沿后数据供下一阶段使用。每阶段每个端口最多一次操作，吞吐可为每周期一次；单次延迟和吞吐不得混淆。指令和 DM 读数据必须与其 valid、pc、目的寄存器及写使能同步到达消费阶段。

谁承担载荷存储属于实现选择，但不能增加未经控制的延迟。允许 IP 输出存储承担 IF/ID 指令或 MEM/WB 读数据；也允许其他等价组合与显式寄存器实现，只要同一边界契约成立。同步 BRAM 之后再加同沿 IR/MDR 采样不自动等价，可能多一拍；必须通过边沿测试证明。

原生接口

组别	输入 CPU	输出 CPU	逻辑位数
指令	im_dout 16	im_en 1 im_addr 16	33
数据	dm_dout 16	dm_en 1 dm_we 1 dm_addr 16 dm_din 16	50
基础控制	clk rst 各 1	halted fault 各 1	4

最小核心接口合计 87 位，验证标签、诊断输出和可选监控不包括在内。它不是 FPGA 物理引脚数。没有 req/ready/err，也没有两个仅标“Memory timing”的独立 Adapter。存储器模块可保留 IP 实例封装，但不能隐藏额外等待、转换或队列。

基线容量及保护

初始 IM、DM 各为 256 个 16 位字，两者独立地址空间。IM 只读，DM 可读写。地址为 16 位完整值，接入物理低 8 位之前检查高位；越界停止，禁止非法 DM 写入。不引入默认 LED 映射或外部总线副作用，若以后增加 MMIO 需单独定义读写时序和地址表。

功能换取的限制

删除 Adapter 的前提是锁定以上契约。未来若增加额外 IP 输出寄存器、可变延迟总线、缓存或跨时钟设备，需修改流水边界或加入明确的互锁协议。不能一方面声称固定五级及 1 拍 load-use，另一方面允许任意存储延迟而不改变控制。

6 数据转发与源使用掩码

指令类别	读取 Rd 旧值	读取 Rs 值	EX 用途
MOV 立即数	否	否	立即数
MOV 寄存器	否	是	PASS_B
ADD 立即数	是	否	Rd 加立即数
ADD SUB AND OR 寄存器	是	是	两寄存器运算
LDR	否	是	基址加符号位移
STR	是	是	Rd 数据 Rs 基址
CMP	是	是	相等比较
JUMP JZ HALT	否	否	JZ 另有 Z 依赖

每个实际使用源分别选择最新值：有效 EX/MEM 的非 load 寄存器生产者优先，其次有效 MEM/WB 写回值，最后 ID/EX 保存的值。匹配同时检查源 use、目标索引、valid 和 RegWrite。R0 参与所有匹配，不存在 rd!=0 例外。

EX/MEM 中的 LDR 尚无结果，其 exec_value 是地址，严禁作为 load 数据转发。若最近生产者未就绪，不能越过它使用更老的同名值。连续 WAW 生产者优先选择最近者，forward selector 不得简单按结果非零判断有效。

STR 的两条相关路径

STR 基址与写入数据都在 EX 进行转发，然后将 EA 与 store_data 锁入 EX/MEM。MEM 只使用这两个保存值。基线对 load 至 STR 基址或数据相关均停顿 1 拍，不采用额外 WB 至 MEM 晚转发；该晚旁路作为可选优化，必须证明节省的周期与新增路径代价。

WB 到 ID 读旁路

WB 本拍即将写入的地址等于 ID 实际读取地址时，ID 显式捕获 WB 写回值。不能依赖同一边沿仿真进程执行先后，也不能假定所有寄存器实现都是 write-first。该旁路处理跨三条距离的依赖，不能由 EX 旁路完全代替。

选择网络

先完成源值转发，再依据 Opcode 选择 ALU 输入；不要先将立即数放入源槽再参与错误的寄存器比较。普通 ADD/SUB/AND/OR 用转发 Rd 与转发 Rs；ADD 立即数改用 ZExt；访存用转发 Rs 加 SExt，并单独保留转发 Rd 作为 STR 数据。

7 停顿与控制冒险

load-use 条件为：ID/EX 是有效 LDR，且其目的索引匹配 IF/ID 的实际读取源。满足时保持 PC_fetch 和 IF/ID、禁止 IM 覆盖当前 ID 载荷，ID/EX.valid 清 0；较老 EX/MEM、MEM/WB 继续前进。这是插入 bubble，不是把 LDR 自身冻结在 EX。

LDR R1 后接 ADD R2,R1 在基线中停 1 拍；LDR R1 后接 MOV R1,#5 没有源依赖，不停顿。LDR 结果在 MEM 结束后可用于下一拍 EX 转发。若存储契约变化，1 拍结论失效，必须重算。

标志转发

CMP 在 EX 产生 cmp_z，WB 更新架构 Z。JZ 在 EX 按以下顺序取标志：EX/MEM 有效 CMP、MEM/WB 有效 CMP、架构 Z。0 也是有效结果，必须能够覆盖旧的 1。两条连续 CMP 后面的 JZ 只读取最近的较老比较结果。被 flush 的 CMP 没有转发资格，也不写 Z。

分支规则

无动态预测器，默认顺序取指。EX 的有效 JUMP 或取分支 JZ 发出 redirect，目标根据该指令 pc 计算。该边沿更新 PC_fetch、清两个年轻槽 IF/ID 及将进入 ID/EX 的载荷，取消错误路径当拍取指；更老 MEM/WB 继续。下一周期开始目标 IF。没有 delay slot。

不取 JZ 不冲刷。取分支损失两个年轻槽是本实现约定，不是所有流水 CPU 的常数。若以后 EX 前移到 ID，必须重新处理比较源和 Z 的就绪时间，不能只缩短箭头。

生命周期不变式

valid=0 禁止 RegWrite、MemWrite、FlagWrite、redirect、halt 请求和错误激活。前端 stall 不阻断老指令完成。redirect 取消年轻指令，即使年轻指令恰好是 HALT 或非法 Opcode。更老 MEM 地址错误优先于 EX 重定向；该优先级属于正确性，不应因“异常太复杂”而省略。

8 STR 与停止行为

STR completes its architectural action in MEM. It has no WB action. The corresponding WB slot is a bubble.

STR 成功写入 DM 后，本条不占用有效 WB 数据槽，其他指令仍按固定每拍一级前进，不跨级抢占空槽。全局 PC_fetch 不由 STR 完成来加 1，而是早已在正常发起取指时前进。最新汇报中的“PC updates in W”须由新取指规则替代，不能仅删掉 STR 的 WB 格。

HALT 核心语义

HALT 在 EX 确认后停止新取指、清年轻槽；自身作为结束标记向尾部流动，待更老操作完成再置 halted。HALT 后面的 STR 不允许写内存，HALT 前面的 LDR 必须能写回。被更老分支冲刷的 HALT 不能关停前端。停止地址可以保留为可选调试寄存器，不是保持超前 PC_fetch 等于 HALT 地址。

错误停止的最小范围

非法 Opcode 或越界访问停止流水，并保证故障前较老指令已完成、年轻指令没有产生副作用。它是终止保护，不提供中断、异常向量、返回、重试或软件恢复。具体 fault token 和年龄控制在附录 A 定义，不能用无优先级的全局清空替代。

计数器不属于核心必须状态

完成事件、周期统计、源指令序号和性能计数器默认属于测试平台或可选调试层。核心只需要保证真实数据与控制行为。测试可通过层次化访问或 bind 观察 WB 写回、STR 的 MEM 写入与 valid，不强制增加 completed_count、store_complete 外部端口。

如果测试记录每条动态指令，必须包括不写寄存器的 CMP、分支和 HALT。STR 在 MEM 与较老 WB 可能同拍结束，监测器先记录 WB 再记录 STR，统计可增加 2；这只是观测口径，不是提高到双发射，也不是 CPU 功能额外复杂度。

9 模块接口与控制译码

模块	输入	输出及责任
decoder	inst 16	op 控制 rd/rs use_rd/use_rs imm 模式 illegal
regfile	clk rst we waddr2 wdata16 raddr_a2 raddr_b2	两个 16 位读值 单写口 含 WB 读旁路或外置旁路
imm_ext	imm8 mode	16 位明确 ZExt 或 SExt
operand_forward	源索引/use 保存值 M/W 生产者	实际 EX 操作数及选择码
alu16	a16 b16 alu_op3	result16 carry 和 overflow 可选验证输出
eq16	a16 b16	相等结果 1 位 供 CMP
pc_frontend	clk rst hold redirect target	PC_fetch 及 im_en
hazard_control	D 源掩码 X load 目的 valid 及异常事件	stall flush 停止请求 按年龄优先级
pipe_regs	clk reset/kill/enable 各级 payload	四组 valid 及同拍标签载荷
imem dmem	原生地址/en/we/data	固定读边界 数据存储与写入

译码真值

Hex	ALU 或比较动作	RegWrite	MemRead	MemWrite	FlagWrite
0 1	PASS_B	1	0	0	0
2 3	ADD	1	0	0	0
4	SUB	1	0	0	0
5	AND	1	0	0	0
6	OR	1	0	0	0
7 B	分支目标/判定	0	0	0	0
8	base 加 SExt	1	1	0	0
9	base 加 SExt	0	0	1	0
A	EQ	0	0	0	1
C D E F	HALT 或非法停止	0	0	0	0

译码控制与指令一起传递，MEM 不能使用当前 ID 的 Opcode 生成写使能。RegWrite 等表中值还必须与所属级 valid 及 kill/reset 相与。组合逻辑对全部输入给确定默认值；用普通 case 严格译码，不用 casex 把 X 误吞为有效指令。未知位在仿真中应由断言报告，不靠“无关项”掩盖。

10 MUX 加减器与 CMP 实现

课程推导与实际综合分开

2 选 1 单比特 MUX 用 y=(NOT s AND a) OR (s AND b)，16 位为并行复制。全加器 sum=x XOR y XOR cin，cout=(x AND y) OR (cin AND (x XOR y))。可由两个半加器和或门实现，也可写等价 HDL。以上对应 L01、L14、L16 和 L18 的组件设计方法。

加减共用一个进位网络：b_mod=b XOR {16{sub}}，cin=sub。sub=0 得到 a+b；sub=1 得到 a+NOT b+1。显式将输入扩为 17 位计算以保留 cout，CPU 结果截低 16 位；cout 与有符号 overflow 不是同一个量，不能将“全加器进位”等同于全部溢出。

推荐实现

教学验证保留人工 16 位纹波版本；FPGA 基线优先使用清晰的算术 HDL 让综合器推断专用进位资源。AMD 7 系列提供专用 carry 逻辑，推断映射仍须检查综合网表。[A1] 不先锁死 CPU 必须使用手工门级纹波，也不承诺手写 CLA 必然快于工具推断版本。

超前进位推导采用无歧义定义 g_i=a_i AND b_i，p_i=a_i XOR b_i，c_(i+1)=g_i OR (p_i AND c_i)。课件某页把已乘 cin 的项也命名为 P，紧邻页又使用不同简写；实现规格统一以上定义，防止级联推导时重复混用。

CMP 实现

只比较相等，建议 eq=NOT reduction_OR(a XOR b)，综合为平衡归约网络；无需串行 16 级相等链或复用长减法器再判断零。是否独立比较器改善时序需看综合结果，但功能上与 a==b 一致。CMP 结果不连同 ALU carry 写入额外 CF；ISA 只定义 Z。

验收

单比特 MUX 和 FA 各穷举 8 种输入。4 位加法穷举 512 个 a/b/cin 组合；16 位覆盖长进位、0、全 1、交替位与固定随机向量。加减验证同时检查低 16 位结果与内部 cout，有符号 overflow 单独计算核对。CMP 测试相等、每一位单独不等、全 0/全 1 和随机位串；扩展器穷举 256 个输入的两种模式。

11 寄存器与 HDL 实现纪律

四个 16 位通用寄存器只有 64 位数据，采用触发器阵列和组合读 MUX 有利于保证两读一写及 WB 读旁路，不必强行映射为块 RAM。写端按有效 we 选择唯一目标，其他寄存器保持；R0 可写。Rd 等于 Rs 的指令使用同一旧值，经转发后定义明确。

流水 payload 中保留影响后续级行为的字段，删掉已经消费且不再用于调试或错误定位的冗余字段前先做依赖分析。exec_value 可合并 Result/EA，但 store_data 不能删，源索引在 EX 转发前不能删，pc 在 EX 目标形成前不能删。

时序编码

时序 always 使用非阻塞赋值，组合 always 使用阻塞赋值并覆盖全部分支；采用 always @*或在 SystemVerilog 许可时使用 always_comb/always_ff。不要把课件中的半成品、全角标点、占位符或示意大小写直接作为可综合代码。

每个寄存器只有一个过程驱动。复位、flush、hold、load 顺序由该寄存器职责决定：ID/EX 在 load-use 时清 valid，IF/ID 在同事件中 hold；不能给全芯片套同一 enable。payload 可在 valid=0 时不清零，但 valid、关键控制和架构状态的复位必须明确。

电气及时钟边界

内部逻辑采用单一时钟和同步 enable，不用门控组合 clk 或按键脉冲作时钟。外部异步按键、开关先同步，去抖是另一项操作，不能与同步器混为一谈。同步器只能降低亚稳态传播概率，不保证“完全消除”。多比特异步数据不能逐位两级同步后就假设字一致。

核心同步复位要求输入跨越有效边沿。板级电源、PLL 锁定和异步复位释放的形成放顶层约束，输入输出电平使用实际板卡标准，不将通用 5V TTL 例图的电平直接用于 FPGA 引脚。

安全化简

K-map 和最小项方法用于已定义布尔函数。无效 Opcode、可达错误状态以及流水 bubble 输出不能随意设 X 优化。课件同时提供最小风险状态处理方法，本方案选安全默认：不写寄存器、不写内存、不重定向，并按停止规则处理。

12 时序收敛与性能优化

设计是否更快必须通过目标器件上的最长和最短路径共同判断。建立约束示意为 Tclk 不小于 tCQ_max 加 tlogic_max 加 tsetup 再计入不利时钟偏差/不确定度；保持约束是最短路径问题。降低主频不自动修好保持时间违例。完整判断以 Vivado setup/hold、recovery/removal 和实际时钟定义为准。[A2]

优先检查路径：寄存器读到 ID/EX；EX 转发 MUX 到 ALU 或比较器再到目标寄存器；MEM/WB load 数据到 EX 消费者；CMP flag 转发到 JZ 决定再到 PC/IM 使能；地址范围检查到 dm_we。不要只盯 adder 本体而忽略旁路和控制的串联延迟。

基线与候选优化

项目	当前基线	何时尝试优化
进位网络	综合推断算术 人工版本作等价参考	关键路径确认在 adder 且同约束比较有收益
CMP	独立等值归约	确认比较器/标志为瓶颈再调整树形结构
分支	EX 决定 取分支清 2 槽	分支密集程序确有损失且 ID 数据就绪方案可验证
load 至 STR	EX 捕获数据 相关停 1 拍	晚 WB 至 MEM 旁路节省周期且不恶化时序
载荷复位	valid 和架构状态确定复位	删除无效 payload 复位改善扇出后仍无 X 副作用
额外指令	保持 13 编码	程序瓶颈证明收益并有新 ISA/回归测试

不同时加入多项优化再比较总结果。每次保留基线网表、约束、工具版本、程序/数据镜像、资源及周期统计。不能用改变算法工作量或存储延迟的版本宣称硬件加速。

性能口径

程序执行时间=C/f，平均 CPI=C/N，MIPS=f/(CPI×10^6)。时钟 f 只有在相应约束下通过实现验证后才可作为可用频率。C 包括开始执行至 HALT 排空的填充、bubble 与冲刷，排除复位初始化；N 统计有效动态指令，不统计错误路径、bubble 或停机空闲。

硬件性能计数器默认不合成，仿真监测器即可统计 C 和 N。若为 ILA 演示加可选计数器，明确资源开销并对开启/关闭版本公平比较。EES331 的 100MHz 振荡器只是外部时钟来源，不是 CPU 的实测 Fmax。

13 分层验证与验收矩阵

层次	对象	应留证据	不能替代的后续证据
布尔规格	MUX FA 比较/扩展	穷举或可复现向量与期望	HDL 与综合映射

层次	对象	应留证据	不能替代的后续证据
ISA 参考	解码 算术 分支 内存语义	程序结果 逐条架构状态	周期控制正确性
周期模型	转发 stall flush 排空	差分日志 反例测试	RTL/NBA 与实际 IP 对齐
RTL 单元	译码 RF ALU PC 管线控制	自检查 Testbench 及标注波形	集成正确性
RTL 与 IP 集成	真实 IM/DM 配置 核心	标签/数据同步 背靠背访存 复位	时序收敛
综合实现	目标 FPGA 与约束	网表 资源 setup/hold DRC CDC	真实板级工作
板级	程序加载 复位 ILA/输出	镜像哈希 信号捕获 可重复运行	不同环境鲁棒性

必测依赖

普通 ALU 相邻相关、连续同名写、R0 相关、WB-ID 同址、load 至 ALU、load 至 CMP、load 至 STR 基址和数据、load 后同目的 MOV 不误停；CMP 至 JZ、连续 CMP 产生 1 后 0；取分支后错误路径 STR/CMP/HALT/非法取指；HALT 前 load 与 HALT 后 store；更老 MEM 错误与 EX 分支同拍。

存储 IP 必须单独测

给 IM 连续两个不同地址再停顿，确认输出保持且 pc/valid 对应；EX 重定向当拍禁止旧取指；DM 连续 load 到不同目的，确认 load 数据与 rd 不串位；STR 后同地址 LDR 读新数据；DM 越界禁止写入；复位在 IF/ID/EX/MEM/WB 各种占位时进入不产生残留副作用。

自检查而非只看波形

scoreboard 按有效执行顺序比较架构事件。波形标明时间单位、周期、各级 pc/valid、源与目的、forward 选择、stall/redirect、dm_en/we 及 WB 写口。测试进程在合适仿真区域或延后采样已更新状态，不在 posedge 活跃区与 DUT 非阻塞更新竞赛。

随机种子、测试数量和覆盖内容一起报告。随机直线程序没有控制流覆盖，模型里重建对象不等价于硬件任意拍复位。通过报告必须附范围限制，不能仅报一个总数。

14 当前核对结果与优化依据

最新 PPT 原求和程序保持不变：初始化 R0=0、R1=1、R2=6，循环相加并比较退出，R3=32 后 STR、LDR 再 HALT。机器字顺序为 0000、0401、0806、3100、2401、A600、B001、7003、0C20、9300、8B00、C000。

采用本文基线周期契约，最终 R0=15、R1=6、R2=15、R3=32，Z=1，DM[32]=15，完成 31 条动态指令。取分支共 5 次、没有 load-use 停顿，模型周期 45。不能把其他程序末尾 STR 的排空项也机械套成 N+4。

模型对比

相同程序和存储契约	周期	RAW 停顿	有效指令
只停顿 不做 EX 及 Z 转发 仍有 WB-ID 读旁路	68	23	31
带数据与 Z 转发 基线	45	0	31

同假定频率时周期比 68/45 约 1.511，但真实时间比还受两个实现频率影响。该结果支持继续验证转发版本，不支持现在声称 FPGA 已加速 51.1%。没有任何测得的 LUT、FF、BRAM、功耗或 Fmax。

本次新增检查

原 19 个定向用例、200 个随机直线程序重跑通过。另增加 200 个含 LDR/STR、CMP 及向前 JZ 的有界混合程序，转发版与只停顿版均对指令级模型一致；混合测试固定种子 20260909，访存基址受约束以保证有效数据访问，不代表全部故障空间覆盖。

4 位加法穷举 512 组通过；1000 组 16 位加减对比通过；256 个符号扩展输入通过。抽象同步读序列检查得到 0401、0806、0806、3100，额外同沿 IR 捕获的错误序列为 0000、0401、0806、0806，能够发现一拍错位。这是边沿契约模型，尚非真实 BRAM IP 证据。

关闭数据转发、load-use interlock、WB-ID 读旁路、Z 转发、分支 flush 的五个反例均被测试发现。诊断模型的统计保留在验证包，不要求 CPU 核心综合这些计数或 Python 序号。

附录 A 错误停止与复位的实现约束

本附录定义的副作用保护属于必须功能，stop_pc、fault_pc、cause 和性能计数属于可选诊断。移入附录是文档分层，不是允许错误路径写内存。

最小错误机制

ID 识别非法 Opcode 并携带 fault 标记，不立即不可撤销停机，因为它可能被更老 EX 分支冲刷。非法取指也带 fetch_fault 标签到 EX，错误路径可丢弃。EX 确认错误后停前端、取消年轻指令，较老 MEM/WB 继续结束。MEM 越界更老，禁止本次 DM 访问并取消年轻 EX 动作；更老 WB 仍可完成。

不必增加异常处理器、返回地址栈、重试、软件恢复、特权模式或 ROB。需要少量有效位和 stop_pending 状态，配合本身已有的流水年龄即可完成终止保护。排空完成后置 fault 直到复位。

优先级

复位最高；其次是较老 MEM 错误；然后 EX 有效错误或 HALT；再是 EX 分支重定向；再 load-use stall；最后普通推进。EX 的分支、HALT、非法 Opcode 在合法译码下互斥，若来自不同阶段按年龄处理。不得让年轻停止请求清除较老应写回的结果。

同拍可观察动作

当较老 WB 正常完成而 MEM 报错时，WB 允许写，MEM 和年轻级禁止副作用。当 EX HALT 而较老 MEM STR 合法时，STR 仍需写入。HALT 后的年轻 STR 应在到达 MEM 前被 kill。已接受的较老存储不会因随后错误或复位回滚；不声称完整精确异常系统。

复位契约

同步 rst 在上升沿优先清 valid、架构寄存器、Z、前端 PC 和停止状态；数据 RAM 不在核心复位过程中逐字清空。顶层决定上电和按钮的复位时长及释放同步，测试在每一种流水占位下检查 rst，不能仅在时间 0 脉冲一次就认为复位覆盖完整。

附录 B 存储边沿映射与配置记录

核心规格规定的是固定一阶段同步读和每周期可接受一次的吞吐。物理寄存器位置可替换，但替换前后必须满足下表，而不能仅用“实现细节”掩盖新增周期。

边沿及周期	IM 路径	DM 读路径
周期 k 内	IF 地址及 en 稳定	MEM 的 ea 与读 en 稳定
周期 k 结束边沿	采样地址 同时登记 pc 和 valid	采样地址 同时登记目的和 load 控制
周期 k 加 1 内	dout 供 ID 译码且与标签一致	dout 供 WB 写回且与目的/valid 一致
k 加 1 结束边沿	ID/EX 捕获译码和源值	RF 捕获当前 WB load 值

基线候选使用无额外输出寄存器的同步 BRAM 或等价固定同步 RTL 存储。若同步 BRAM 已经在周期 k 结束后产生 dout，另加一个 always @(posedge clk) ir<=dout 会读旧 dout 而多延迟；必须把控制也相应延迟或重定阶段。采用组合读 LUTROM 加显式 IF/ID 寄存器是另一种满足整体一阶段边界的实现方式，但它的资源和时序不同，不能称为同一 BRAM 配置。

项目必须记录

记录器件型号、工具版本、IP 名称和版本、读延迟、输出寄存器开关、en 行为、复位作用、写模式和初始化文件哈希。选择 en=0 保持 IM 当前 ID 载荷时，IP 测试必须证明保持；若改成独立 ID 缓冲，需要重新验证 stall、redirect 与并发取指，不隐式增加队列。

不做无依据保证

IP 原语同步输出与逻辑 IF/ID、MEM/WB 共享存储边界是合法实现候选，不是必须由 RTL 中的一个单独 reg 变量代表。额外一级输出寄存器可能提高可用时钟，却会增加相关延迟或阶段数量；优化需比较整个程序时间，不能只报告 Fmax 变高。

地址越界在物理端口使能前阻断。实现只有 256 字时，仍保留 16 位逻辑地址和高位检查；以后扩大容量可改深度参数，但必须同步镜像边界和测试，不擅自改变 ISA 的 16 位地址截断规则。

附录 C 参考意见的逐条处理

建议主题	处理	理由
分核心与实现验证两层	采用并扩为三层	核心易读 细节仍作为可实现契约保留
保留五级顺序 Harvard 及转发	采用	符合流水要求 有同周期 IF/MEM 使用场景
删除独立 Adapter	有条件采用	固定同域接口下无协议转换；延迟契约不能删
STR 无 WB 动作	采用	MEM 完成写 DM WB 槽为空 后续不跳级
Completion counter 移出核心	采用	由监测器统计 默认不综合
简化 FAULT 主体	采用表述 不删除安全逻辑	年龄优先级和错误路径取消仍保证正确性
BRAM 实现方式留给 RTL 决定	限定采用	寄存位置可变 总延迟与标签契约必须固定
把全部边界细节弱化	不采用	能否实现取决于明确边沿与控制优先级
目标压缩到 8 至 10 页	不采用为页数约束	用户目标是完善技术文档 不是更短汇报材料
保留 19 及 200 测试结论	重跑并扩充	旧结果不是本版自动通过证明

附带意见中的评分和“已经完全自洽”等评价不作为验证结论。本文用明确条件、测试范围和未完成事项替代主观分数。

独立核对后的新增改进

结合课件补入加减复用、CMP 等值比较、安全默认译码、时序非阻塞赋值、保持时间检查、同步与去抖的区别，以及 FPGA 综合映射约束。删除面向 PPT 讲述的时间表和逐页改稿任务，保留实际设计端口、控制及验收标准。

不会为了表现“更好”填满剩余三个 Opcode。XOR、移位、加速指令或分支预测只有在基线实现通过、工作量与收益可量化后才进入独立版本；不把潜在功能变成现在的实现义务。

附录 D 逐份课件核对记录

以下 L 编号由本轮文件哈希登记。每条记录对应一个不同文件版本；重复文件合并，异版单列。完整路径和哈希另存于随附资料核对清单。页码为实际页序。

L01 CHA Lec 01-A 共 76 页：组合与时序区别、MUX、布尔代数、K-map 与人工设计流程。采用功能表至电路再到 HDL 的验证链；不将教学门数当作 FPGA LUT 数。

L02 CHA Lec 01-B 共 40 页：CPU 设计流程、数据通路、ISA 和真正多指令重叠。以第 14 至 20 页区分流水与单指令阶段；PC 按字编址由本规格明确。

L03 CHA Lec00 共 22 页：第 9、13 至 18 页项目约束与验收，第 20 页维护设计文档。采用 16 位、4 寄存器及扩展验证目标；不保证评分。

L04 CHA Lec02 HDL 共 24 页：模块、组合过程与 Testbench。采用明确端口和同输入比较；不直接执行课件占位代码。

L05 CHA Lec05 共 36 页：补码、加减复用、溢出、比较器和 don't-care。采用加减网络；区别 carry 与 signed overflow，非法写使能不作为 don't-care。

L06 CHA Lec07 共 61 页：FSM 分析、状态编码、安全默认与 HDL。采用控制优先级及安全状态；五级流水不是只循环五个全局状态。

L07 CHA Lec09 共 48 页：同步器、setup/hold、存储和性能。采用时序与性能分开验收；ROM 的一般组合模型不代替具体 BRAM 同步接口。

L08 Lec11 Sequential analysis 共 59 页：FSM 状态表和最小风险处理，与 L06 有较多重复。用于确认非法状态不误写，保留版本而不重复计作独立证据。

L09 Lec12 Verilog sequential 共 19 页：D 寄存器、enable、同步和异步复位及非阻塞赋值；两个文件副本相同。采用上升沿及明确复位优先级。

L10 Lec18 CU design 共 21 页：控制字、实验状态机与 CPU 测试。核对第 6、9、17 页原图；借鉴控制字段，不直接采用其 PC 时机和另一套编码。

L11 Lec19 sequential practices 共 36 页：文档规范、setup/hold、计数器和去抖。采用信号方向与时序表；不忽略 hold 检查，不将去抖当作同步。

L12 Lec10 Sequential basis 共 43 页：存储、反馈、触发器与寄存器；三个副本相同。采用 edge-triggered 和 enable 语义，不将透明 latch 作为默认流水存储。

L13 第二次课 Lec17 共 36 页：基本 Lab ISA 与复杂示例并存。第 18 页为基础编码；备注有 JMP 接口不一致提醒，不拼接不同编码。

L14 Lec09 Verilog combinational 共 35 页：MUX、加法、ALU 及 case/if。采用确定默认与显式位宽；是否推断优先级以逻辑和综合结果判断。

L15 Lec14 Testbench 共 16 页：激励、时钟、monitor 和比较。采用自检查及波形标注；延迟语句限测试平台，波形不代替覆盖记录。

L16 第三次至第四次课 Lec08 共 37 页：比较器、纹波和 CLA、ALU。第 17 至 18 页 P/G 记号需统一后实现；不以门级延迟结论替代 FPGA 映射测量。

L17 第三次至第四次课 Lec17 共 36 页：与 L13 大部相同，备注和文件版本不同。保留基本 ISA，不将遗漏的备注视为已消除接口问题。

L18 Lec07 Standard combinational 共 34 页：编码器、译码器、MUX 与有效电平；两个副本相同。用于 RF 写选择、转发 MUX 和明确信号极性。

L19 第五次课 Lec05 Simplification 共 34 页：K-map、最小表达式和无关项。用于组合模块推导，不把可发生错误视为禁止输入。

L20 第五次课 Lec08 共 33 页：同名不同页数的加法器和 ALU 版本。按章节定位；与 L16 区别登记，不使用混合页码引用。

L21 Lec13 Parity and comparator 共 25 页：XOR、等值比较与级联比较。采用相等归约；课件奇偶检测输出与校验位名称须分开，本 CPU 不新增 ECC。

L22 Lec13 Timing analysis 共 34 页：静态/动态毛刺、同步器和 RTL 时序。采用采样窗口与短路径检查；不把同步系统解释为任何毛刺均无害。

L23 Lec03 Gates and algebra 共 49 页：逻辑电平、扇入扇出、布尔代数。用于认识电气约束；板级电平以实际 FPGA 手册为准。

L24 参考包 Lec01 Introduction 共 41 页：历史课程概览、设计层次和 MUX。只采用基础原理，不复用 2021 联系人或评分安排。

L25 Lec02 Number systems 共 37 页：进制、编码、运算与 Gray。用于机器字、位宽和范围；寄存器编号和数据宽度分开。

L26 Lec04 Standard representation 共 16 页：真值表、SOP/POS 与形式表达。用于模块规格等价，不要求整个 CPU 展开成巨大真值表。

L27 参考包 Lec05 Simplification 共 34 页：与 L19 可见文本大部相同但文件不同。记录异版，不假定同名必然相同。

L28 Lec06 Combinational analysis 共 18 页：从输入逐层分析至表达式和结构化设计。用于单元级证明和接口拆分。

L29 Lec15 Dedicated processors 共 24 页：数据通路与控制字协作。采用先功能后连接及控制的次序；固定算法处理器不直接作为通用流水 CPU。

L30 Lec16 Computer overview 共 56 页：架构与组成、寻址、流水及性能。采用 ISA 与实现分离；相对地址以本规格 pc 标签定义，不混入不同示例的访存公式。

附录 E 课件语义边界与引用

不直接照搬的地方

L02 第 14 至 19 页以多指令重叠说明流水；L10 第 6 至 9、17 页同时出现“Pipeline”标题和全局 IF 至 WB 循环状态图。单个循环状态机不能独自表示多个级同时工作，因此本规格采用每级 valid 和随行控制，只借鉴控制字生成方法，不照搬整个实验 FSM。

L13/L17 的基本 Lab ISA 第 18 页与前面的复杂 5 位 Opcode 示例不一致；L13 备注还明确提示部分 JMP 编码与代码接口不一致。本文固定最新 PPT 的 13 种编码，不把 CF、ADDC、SUBB 或另一套跳转格式隐式混入。

PC 加 1 或加 2 由地址单位决定，不仅由数据字宽决定。课件示例有不同内存表达，本文坚持按 16 位字编址，因此 pc+1 表示下一条指令。符号扩展只用于已定义的位移字段。

L11 第 6 页给出保持时间下界，第 7 页有“通常不用关注”的教学简化；实现验收仍检查全部 hold/removal 约束。L22 关于同步系统毛刺的概括也不能外推为任意异步控制、门控时钟或采样边沿都无问题。

L16 第 17 至 18 页 P/G 符号表达需要统一；本文使用 g=a AND b、p=a XOR b 和 c_next=g OR p c，不混用已含 cin 的 P 项。Carry、unsigned wrap 和 signed overflow 分别命名，避免把课件图中 carry/overflow 混写当成 ISA 标志定义。

外部一手参考

[A1] AMD UG474，Carry Logic、Carry Chain Primitive、Carry Logic Applications。专用进位结构及算术 HDL 推断的依据；映射和收益仍需综合检查。

https://docs.amd.com/r/en-US/ug474_7Series_CLB/Carry-Logic

https://docs.amd.com/r/en-US/ug474_7Series_CLB/Carry-Chain-Primitive

[A2] AMD UG906，Hold/Removal 与 Setup 分析。用于核对最大/最小延迟和时序裕量要求。

https://docs.amd.com/r/en-US/ug906-vivado-design-analysis/Hold/Removal-Min-Delay-Analysis

[A3] AMD PG058 Block Memory Generator v8.4，原生接口、额外输出寄存器及同步读图。读取延迟配置须以实际生成 IP 核验。

https://docs.amd.com/v/u/en-US/pg058-blk-mem-gen

[A4] MIT 6.004 Computation Structures，15.1 Annotated Slides。用以交叉核对转发、load-use、分支取消的一般原理；本文的 1 拍停顿、2 槽冲刷与 45 周期来自本方案模型，不直接借用该课程处理器周期数。

https://ocw.mit.edu/courses/6-004-computation-structures-spring-2017/pages/c15/c15s1/