ΣΧΕΔΙΑΣΜΟΣ ΣΥΣΤΗΜΑΤΩΝ VLSI KAI ASIC (HPY511)

Αναφορά Άσκησης 4:


Μελέτη καθυστέρησης σήματος σε γραμμή πολυπυριτίου και παρεμβολή αντιστροφέων για μείωση της καθυστέρησης.


Καβαλλάρης Χρήστος Α.Μ.: 2014030135

Μάνεσης Αθανάσιος Α.Μ.: 2014030061 Στην τέταρτη εργαστηριακή άσκηση μας ζητήθηκε να μελετήσουμε την καθυστέρηση του σήματος σε γραμμή πολυπυριτίου και στη συνέχεια να παρεμβάλουμε inverters για την μείωση της καθυστέρησης. Αρχικά υπολογίσαμε τα απαραίτητα μεγέθη για να καταλήξουμε στον υπολογισμό της θεωρητική καθυστέρησης.

Αφού υλοποιήσαμε τα κυκλώματα για διάφορους αριθμούς buffers, πραγματοποιήσαμε τις απαραίτητες προσομοιώσεις στο NgSpice, ώστε να συγγρίνουμε πειραματικές και θεωρητικές καθυστερήσεις και να καταλήξουμε στην βέλτιστη υλοποίηση.

Αρχικά μοντελοποιήσαμε το κάθε τρανζίστορ με το ισοδύναμο RC μοντέλο διακόπτη. Όπως φαίνεται στα παρακάτω σχήματα, πρέπει να υπολογίσουμε πρώτα τις τιμές των Rp, Rn, Cg και Cd.





Τα 3 παραπάνω κυκλώματα παρουσιάζονται με το RC ισοδύναμο και θα μας βοηθήσουν να βρούμε τις ζητούμενες τιμές. Σχεδιάζοντας τα κυκλώματα αυτά στο Magic και εκτελώντας την προσομοίωση τους στο NgSpice, βρίσκουμε τους χρόνους καθυστέρησης ανόδου και καθόδου που φαίνονται παρακάτω.

• Κύκλωμα 1:

```
tdelayrise = 5.01954e-010 | targ = 1.06520e-008 trig = 1.01500e-008 tdelayfall = 4.12984e-010 targ = 5.46298e-009 trig = 5.05000e-009
```

• Κύκλωμα 2:

```
tdelay = 1.34632e-009 targ= 6.39632e-009 trig= 5.05000e-009
```

Κύκλωμα 3:

```
tdelay1 = 1.86160e-009 targ= 6.91160e-009 trig= 5.05000e-009 tdelay2 = -5.04929e-009 targ= 7.13407e-013 trig= 5.05000e-009
```

Για κάθε κύκλωμα επίσης μπορούμε να υπολογίσουμε την καθυστέρηση Elmore που προκύπτει. Στα κυκλώματα 2,3 υπολογίζεται μόνο ο χρόνος ανόδου, γιατί ο χρόνος καθόδου δεν μας χρειάζεται στους υπολογισμούς.

Κύκλωμα 1:

$$t_{rd}=Rp*Cd$$

 $t_{fd}=Rn*Cd$

Κύκλωμα 2:

$$t_{rd} = Rp*(Cd+Cm 1 + Cg)+Rp*Cd$$

Κύκλωμα 3:


$$t_{rd} = Rp*(Cd+Cm 1 + Cg)+Rp*Cd$$

Εξισώνοντας τους χρόνους που υπολογίστηκαν, με τις εξισώσεις Elmore μπορούμε να υπολίσουμε τις ζητούμενες τιμές. Αρχικά προκύπτει ένα σύστημα 3 εξισώσεων με 3 αγνώστους, από τις εξισώσεις ανόδου, από το οποίο προκύπτουν τα Rp,Cg και Cd και αφού βρεθούν προκύπτει το Rn από την εξίσωση καθόδου του κυκλώματος 1.

```
Rp = 9.4374e+05
Cg = 1.2883e-16
Cd = 5.3188e-16
Rn = 7.7646e+05
```

Επομένως έχουμε όλες τις ζητούμενες τιμές για να χρησιμοποιήσουμε το ισοδύναμο RC μοντέλο.

Αφού ολοκληρώσαμε τον υπολογισμό των απαραίτητων παραμέτρων για τους inverters, αντίστοιχα θα πρέπει να υπολογίσουμε και τις τιμές R, C του $3^{\omega \nu}$ τμημάτων Π-μοντέλου της γραμμής πολυπυριτίου. Στο παρακάτω σχήμα φαίνεται το ολοκληρωμένο κύκλωμα με 2 inverters στα άκρα που επικοινωνούν μέσω μίας γραμμής πολυπυριτίου μήκους 43500λ, το οποίο έχει αναλυθεί στα ισοδύναμα κυκλώματα που μας ζητούνται.



Προκύπτει ότι:

Αντίστοιχα με π ριν π ροκύ π τουν οι καθυστερήσεις για τους inverters με την γραμμή π ολυ π υριτιού μήκους 43500λ.

Καθυστέρηση Ανόδου:

$$t_{rd} = Rp*(Cd+(C/6)))+((Rp+(R/3))*(C/3))+((Rp+((2*R)/3))*(C/3))+((Rp+((3*R)/3))*((C/6)+Cg)+Rp*Cd$$


Αντικαθιστώντας το Rp με Rn προκύπτει η καθυστέρηση καθόδου:


$$t_{fd} = Rn*(Cd+(C/6)))+((Rn+(R/3))*(C/3))+((Rn+((2*R)/3))*(C/3))+((Rn+((3*R)/3))*((C/6)+Cg)+Rn*Cd$$

Η συνολική μας καθυστέρηση προκύπτει από το άθροισμα των 2 καθυστερήσεων δια 2. Μελετώντας τους παραπάνω τύπους μπορούμε να δούμε ότι αν αυξηθεί ο αριθμός των αντιστροφέων (έστω n) τότε:

$$t_{rd} = (n-1)*((Rp*(Cd+(C/6)))+((Rp+(R/3))*(C/3))+((Rp+((2*R)/3))*(C/3))+((Rp+((2*R)/3))*(C/3))+((Rp+(R/3$$


Αφού βρήκαμε τους τύπους για την συνολική καθυστέρηση, υπολογίσαμε την μικρότερη θεωρητική συνολική καθυστέρηση, που φαίνεται στις παρακάτω καμπύλες.






Η μικρότερη καθυστέρηση επιτυγχάνεται στους 12 αντιστροφείς. Όλοι οι παραπάνω θεωρητική υπολογισμοί έγιναν μέσω Matlab. Ο κώδικας επισυνάπτεται στο αρχείο zip.

Για τον πειραματικό υπολογισμό της μικρότερης συνολικής καθυστέρησης με τη βοήθεια του Magic υλοποιήσαμε πολλά κυκλώματα με διαφορετικό αριθμό αντιστροφέων για το καθένα. Παρατηρούμε ότι ο μικρότερη συνολική καθυστέρηση επιτυγχάνεται στους 36 αντιστροφείς.





Προσομοίωση Spice για το κύκλωμα με τους 36 inverters:

```
* Code to calculate the rise and the fall delay time(50% Input - 50% Output) .MEAS TRAN tdelayrise TRIG V(Input) VAL=1.4v FALL=1 +TARG V(Output) VAL=1.4v RISE=2
```

```
.MEAS TRAN tdelayfall TRIG V(Input) VAL=1.4v RISE=1 +TARG V(Output) VAL=1.4v FALL=1
```

```
Transient Analysis

tdelayrise = 1.11176e-007 targ= 1.16226e-007 trig=
5.05000e-009
tdelayfall = 1.12536e-007 targ= 5.11769e-006 trig=
5.00515e-006
ngspice 2 ->
```

