

Cache זיכרון מטמון -4 דיכרון

קצר ולעניין

בתרגיל זה תממשו סימולטור Cache משלכם, בדומה לנלמד בכיתה. תצורת ה- cache תהיה גמישה ותוגדר בתחילת הריצה באמצעות פרמטרים. בנוסף, הסימולטור שלכם יקרא קובץ קלט שבו יהיו מפורטות הגישות לזיכרון. הסימולטור trace-שלכם יצטרך לחשב את ה- Hit/Miss rate ואת זמן הגישה הממוצע לזיכרון עבור התצורה שנקבעה ועבור ה-(קובץ הקלט).

cache-מאפייני סימולטור

- הסימולטור ידמה גישות data בלבד
- הסימולטור יכיל שתי דרגות (L1 ו- L2)
- No Write Allocate או Write Allocate שני ה-cache-ים יעבדו במדיניות Write Allocate שני ה-cache
 - (inclusive) יעבוד על פי עקרון ההכלה cache -
 - מדיניות הפינוי הינה LRU
 - בתחילת הריצה ה-cache יהיה ריק
- כל הגישות הן בגודל 4 בתים ומיושרות לפי גבול של ארבעה בתים (שתי הסיביות התחתונות של הכתובת תהיינה תמיד 00)

המאפיינים שניתן לקבוע באמצעות פרמטרים לאיתחול:

- (ברזולוציה של בתים) cache גודל ה-
 - גודל הבלוק (ברזולוציה של בתים)
 - רמת האסוציאטיביות
 - זמני הגישה (במחזורי שעון)
- No Write Allocate או Write Allocate -

מבנה קובץ הקלט

השורות של קובץ הקלט מכילות עקבות (trace) של גישות לזיכרון מריצת תוכנית כלשהי, כאשר כל שורה תכיל תיאור של גישה שכזאת במבנה של 2 שדות עם רווח ביניהם:

- 1. קריאה (r) או כתיבה (w)
- 2. הכתובת ממנה קוראים או כותבים (ב- hexa)

:לדוגמא

w 0x1ff91ca8
r 0x20000cdc

כמו כן, מסופקת לכם דוגמא לקובץ קלט עם חומרי התרגיל.

אז מה תכל'ס צריכים לעשות?

התכנית שלכם תקרא cacheSim וההרצה שלה תהיה כזו:

```
./cacheSim <input file> --mem-cyc <# of cycles> --bsize <block log2(size)>
    --wr-alloc <0: No Write Allocate; 1: Write Allocate>
    --l1-size <log2(size)> --l1-assoc <log2(# of ways)> --l1-cyc <# of cycles>
    --l2-size <log2(size)> --l2-assoc <log2(# of ways)> --l2-cyc <# of cycles>
```

כאשר גודל ה-cache, גודל הבלוק ורמת האסוציאטיביות הינם בחזקות של 2 (מספר cycles אינו חזקה של 2). כל המספרים הינם שלמים.



למשל, אם נרצה לדמות זמן גישה של cycles 100 cycles לזיכרון הראשי, גודל בלוק של 21B (L1 cache בגודל 64KB ו- 8 ways עם זמן גישה של cycle בודד ובנוסף L2 cache בגודל 1M ו- 16 ways עם זמן גישה של cycles 5, וכן שהcache יהיה במדיניות Write Allocate. עבור trace ששמו example.in, נשתמש בפקודה הבאה:

```
./cacheSim example.in --mem-cyc 100 --bsize 5 --wr-alloc 1 --l1-size 16 --l1-assoc 3 --l1-cyc 1 --l2-size 20 --l2-assoc 4 --l2-cyc 5
```

כל אחד מזמני הגישה לרמות השונות הניתנים בארגומנטים של שורת הפקודה כוללים את הגישות לרמות הקודמות וכן את כל תקורת ההחלפות, אם נדרשת. כלומר, זמני הגישה למקרים השונים יהיו:

Hit in L1 \rightarrow L1 cycles Miss in L1 + Hit in L2 \rightarrow L2 cycles Miss in L1 + L2 \rightarrow Main memory cycles

למשל, עבור גישה לכתובת הראשונה ב- trace זמן הגישה יהיה בדיוק זמן הגישה לזיכרון הראשי (מכיוון שה-cache ריק בהתחלה).

הפלט של התכנית יהיה:

L1miss=<L1 miss rate> L2miss=<L2 miss rate> AccTimeAvg=<avg. acc. time>

השדות <L1/L2 miss rate> השדות יהיו שברים עשרוניים בין 0 ל-1 (כלומר, לא באחוזים) בדיוק של 3 ספרות אחרי (כלומר, לא באחוזים) הנקודה בדיוק של 3 מכען בדיוק של 3 יהיה ממוצע זמן גישה על פני כל הגישות במחזורי שעון בדיוק של <avg. acc. time> ספרות אחרי הנקודה בדיוק. יש לעגל את המספרים לרמת הדיוק המבוקשת על פי כללי עיגול רגילים (לקרוב ביותר).

יש להוסיף סימן שורה חדשה (ח\) בסוף השורה הנ"ל (ראו קובץ פלט לדוגמא המצורף לתרגיל).

וטימו לר ווו

- בדיקת התכניות שלכם תתבצע באופן אוטומטי. באחריותכם לספק פלט זהה לזה שהוגדר.
- עליכם לכתוב את התכנית ב- C או ב- ++C בלבד ולספק קובץ makefile בשביל הקומפילציה.



דרישות ההגשה

הגשה אלקטרונית בלבד באתר הקורס ("מודל") מחשבונו של <u>אחד</u> הסטודנטים.

מועד ההגשה: עד 27.06.2017 בשעה 23:55.

עליכם להגיש קובץ tar.gz בשם hw4_*ID1_ID2*.tar.gz כאשר 1D1 ו-ID2 הם מספרי ת.ז. של המגישים. לדוגמה: tar-a. hw4_012345678_987654321.tar.gz יכיל:

- קוד המקור של סימולטור ה-cache שלכם קוד המקור חייב להכיל תיעוד פנימי במידה סבירה על מנת להבינו
- cacheSim בשביל הקומפילציה. שימו לב כי התכנית (קובץ הריצה) שתייצרו תקרא makefile -

דגשים להגשה:

- המימוש שלכם חייב להתקמפל בהצלחה ולרוץ במכונה הוירטואלית שמסופקת לכם באתר הקורס. זוהי
 סביבת הבדיקה המחייבת לתרגילי הבית. יש לוודא בניה מוצלחת במכונה הוירטואלית באמצעות קובץ ה-makefile
- 2. שימו-לב לסנקציות במקרה איחור כמפורט באתר הקורס. מאוד לא מומלץ לאחר את מועד ההגשה שהוגדר לתרגיל. בנסיבות מיוחדות יש לקבל אישור **מראש** מהמתרגל האחראי לאיחור.
 - 3. מניסיונם של סטודנטים אחרים: הקפידו לוודא שהקובץ שהעלתם ל"מודל" הוא אכן הגרסה שהתכוונתם להגיש. לא יתקבלו הגשות נוספות לאחר מועד ההגשה שנקבע בטענות כמו "משום מה הקובץ במודל לא עדכני ויש לנו גרסה עדכנית יותר שלא נקלטה".

רהצלחהי