
Архитектура и программирование потоковых многоядерных процессоров для научных расчётов

Лекция 4. Объединённая архитектура графических процессоров. Основные составные элементы аппаратной реализации GPU




GPU процессоры



- Процессоры
 - G80 90nm (260/150W)
 - G92 65nm (110/~60W)
- Регулярная вычислительная структура – мало памяти
- Тактирован
 - NVClock (periphery logic)
 - Hot Clock (SM cores)
 - Mem Clock (DRAM access cirquits)
- □ Знание вычислительной архитектуры **необходимо** для успешного программирования



Аппаратная архитектура GPU




Цели проекта GeForce 8800

- Традиционно GPU были кристаллами для наиболее эффективного исполнения одной программы
- Разделение вычислений и операций с пмятью
 - Запуск произвольных (менее предсказуемых программ) CUDA
 - □ Соотношение количества вычислений/переносов данных
 - □ Очерёдность вычислений/переносов данных
- Совмещение аппаратного обесп. для обсчёта векторных и растровых изображений
- Скаляризация ALU
- □ Облегчение работы компилятора



Унифицированная архитектура





Why unify? (1)

Vertex Shader



Pixel Shader

Idle hardware

Vertex Shader

ldle hardware

Pixel Shader







Heavy Geometry Workload Perf = 4



Heavy Pixel
Workload Perf = 8⁶

Why unify? (2)

Unified Shader

Vertex Workload

Pixel

Unified Shader

Pixel Workload

Vertex






Heavy Geometry Workload Perf = 11



Heavy Pixel
Workload Perf = 11


Что такое ВОРП (WARP)?

- □ Device делает 1 grid в любой момент
- SM обрабатывает 1 или более blocks
- Каждый Block разделён на SIMD группы, внутри которых одни и те же инструкции выполняются реально одновременно над различными данными (warps) warp size=16/32
- □ Связывание в ворпы детерминировано в порядке нарастания threadID
- threadID=TIDX.x+TIDX.y*Dx+TIDX.z*Dx*Dy
- Важно! Полуворп первая или вторая половина ворпа






Texture Processor Cluster (TPC)




- TEX Текстурный блок логика адресации текстурных массивов в 1D, 2D, 3D
 - + L1 Кэш Текстур
- □ L2 Кэш инструкций и данных для обоих SM
- х2 Потоковых Мультипроцессора (Streaming Multiprocessor)
- x8 потоковых процессоров (streaming processors) = 8 MAD/clock cycle
- □ Регистры для хранения промежуточных результатов у выполняемых тредов => больше тредов лучше скрыты операции чтения, но межет не хватить регистров



Streaming Multiprocessor (SM)




Streaming Processors (SP)



- □ Скалярный FP MAD ALU
- Место исполнения инструкции в 1 треде в 1 момент времени
- SFU разделены между SP
- Размер RF 32КВ Если переполнен отправляется в локальную память
- □ Для оптимальной загрузкиMAD/SFU конвейера ~ 8 варпов



Буфер инструкций SM



- Буфер инструкций выбирает варп и инструкцию, которые будут исполнены в следующий момент времени
- Критерии выбора:
 - Готовность данных
 - Длительность исполнения ворпа (старые имеют приоритет)
- Активный ворп будет исполнять свои инструкции последовательно, пока не возникнет ситуация, мешающая
 - Нет промежуточных результатов для новой
 - Не прочитаны операнды из памяти
- Загрузка конвейера
 - Программно 32/16 тредов на варп
 - Аппаратно 8 SP в каждом SM




Ветвления внутри ворпа

- Ветвления разрушают SIMD структуру исполнения
- Инструкции ложной ветви не исполняются для текущего треда
- Время теряется как если бы все треды ворпа прошли всеми возможными путями (последовательно)
- Компилятор может востанавливать точки ре-синхронизации, рассинхронизировавшихся тредов
- \square Программист может помогать используя <u>syncthreads();</u>




Регистровый файл SM



- В каждом SM регистровый файл.
 - Размер = 32K
 - Распределён неравномерно между SP
- За один clock можно прочитать 4 операнда для каждого SP
- ☐ TEX и Load/Store могут читать и писать RF




Память констант



- RO память констант находится в DRAM на плате
- Каждый из SM имеет L1 кэш (RO) в операциях с памятью констант
- □ Константы могут адресоваться
 - без индекса
 - Линейный индекс на основе threadID



Разделяемая память



BANK0	BANK1	BANK2	BANK15
word 0	word 1	word 2	word 15
word 16	word 17	word 18	word 31
word 32	word 33	word 34	word 47
word 4080	word 4081	word 4082	word 4095

- В каждом SM 16 k RW разделяемой памяти
- □ 16 банков 32-битных слов
- □ Последовательная адреса ячеек принадлежат последовательным банкам
- □ Обращения к разным банкам возможны одновременно
- Обращения с конфликтами реализуются как несколько полледовательных обращений
- Каждое чтение исполняется от тредов полуворпа




Конвейеры исполнения комманд





Parallel Thread eXecution Virtual Machine (PTX VM)





РТХ код (пример1)



РТХ Код (пример 2)

CUDA PTX device void interaction(sub.f32 \$f18, \$f1, \$f15; float4 b0, float4 b1, float3 *accel) sub.f32 \$f19, \$f3, \$f16; \$f20, \$f5, \$f17; sub.f32 r.x = b1.x - b0.x; mul.f32 \$f21, \$f18, \$f18; r.y = b1.y - b0.y; \$f22, \$f19, \$f19; mul.f32 r.z = b1.z - b0.z: mul.f32 \$f23, \$f20, \$f20; float distSqr = r.x * r.x + r.y * r.y + r.z * r.z; add.f32 \$f24, \$f21, \$f22; float s = 1.0f/sqrt(distSqr); add.f32 \$f25, \$f23, \$f24; accel->x += r.x * s;accel->y += r.y * s;\$f26, \$f25; rsqrt.f32 accel->z += r.z * s;mad.f32 \$f13, \$f18, \$f26, \$f13; \$f14, \$f13; mov.f32 \$f11, \$f19, \$f26, \$f11; mad.f32 \$f12, \$f11; mov.f32 mad.f32 \$f9, \$f20, \$f26, \$f9; \$f10, \$f9; mov.f32



Итоги лекции

- □ В результате лекции студенты должны:
 - Понимать преимущества объединённой архитектуры нового поколения графических процессоров
 - Понимать принципиальные элементы архитектуры GPU процессоров
 - Иметь возможность применить практически знание архитектуры для оптимизации программ
 - Достаточные знания для начала самостоятельной работы

