

1. Entregue la elaboración RTL que efectúa Quartus del diseño efectuado.



2. Cree un frente de onda para medir el retardo de las 8 posibles combinaciones de los valores de las señales de entrada de un sumador de 1 bit. Utilice la orden force para estimular los puertos de entrada en el simulador Modelsim. Adjunte la parte de la ventana textual (list.lst) y la parte de la ventana temporal (wave.bmp) cuando se estimula el circuito con el vector de entrada (x = 0, y = 1, cen = 1). Muestre en la ventana textual el cálculo del retardo. Así mismo, identifique en ventana temporal la evolución de las señales para este vector (utilice los cursores). Para cada vector de entrada indique el retardo observado. Justifique la respuesta.


Entrada	000	001	010	0 1 1	100	101	110	111	
Retardo	30 ns	40 ns	30 ns	40 ns	30 ns	40 ns	30 ns	30 ns	
Justific.	Cuando <i>cen</i> = 1 el valor <i>andxorxyz</i> (siendo antes U) no puede ser conocido de inmediato. En esta situación se da el camino crítico del circuito, siendo éste 40 ns. En caso de que <i>cen</i> = 0, el valor de <i>andxorxyz</i> puede ser conocido antes de que se procese <i>xorxy</i> , ahorrando tiempo.								


#### 0 0 0:




an Dolam						
ps−↓ delta−↓	/s1bit/x-g/s1bit/xorxy-g /s1bit/y-g/s1bit/andxy-g /s1bit/cen-g/s1bit/andxorxyz-g <mark>/s1bit/s</mark> -g /s1bit/csal-g					
0 +0 10000 +0 15000 +0 25000 +0 30000 +0	000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0					


#### 0 0 1:







## 0 1 0:






## 0 1 1:







#### 1 0 0:




ps-y delta-y	/s1bit/x-g/s1bit/xorxy-g /s1bit/y-g/s1bit/andxy-g /s1bit/cen-g/s1bit/andxorxyz-g /s1bit/s-g /s1bit/csal-g				
0 +0 10000 +0 15000 +0 25000 +0 30000 +0	1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0				


## 1 0 1:







#### 1 1 0:





## 1 1 1:






3. Indique, para cada valor del vector entrada E1, un vector de entrada previo E0 que provoque el retardo (ret1) observado en la pregunta anterior. Para cada caso, minimice el número de cambios en los bits de los vectores de entrada.


	E0			E1			retardo	
	х	у	Cen	х	у	Cen	ret1	(ns)
	1	0	0	0	0	0	30	
	0	1	1	0	0	1	40	
а	0	0	0	0	1	0	30	
b	0	0	0	0	1	1	40	
	1	1	0	1	0	0	30	
	0	0	0	1	0	1	40	
	1	0	0	1	1	0	30	
	1	0	1	1	1	1	30	

a:



retardo = 60 ns - 30 ns = 30 ns

b:



retardo = 70 ns - 30 ns = 40 ns