E-Play-SOPC EP3C25-B 硬件说明书

E-Play-SOPC-EP3C25-B 资源介绍

一、适配器布局及硬件资源

E-Play-SOPC EP3C25-B 适配器(以下简称: 适配器) 整体效果(主板+扩展板) 如 图 1 所示:




图 1 E-Play-SOPC EP3C25-B 适配器实物图

1、主板资源具体包括:

主控制器 FPGA 芯片: EP3C25F324C8N

配置芯片: EPCS16SI16N

两片 SDRAM: K4S511632B-UC75,每片为 64MB,总共 128MB。

两片 FLASH: AM29LV160DT-120, 每片为 16MB, 总共 32MB。

两片 SRAM: IS61LV25616AL-10TL,每片 512KB,总共 1MB。

USB 2.0 控制器: CY7C68013A-56, 24C02 E2PROM

10M/100M 网络控制器: DM9000AE

24 位真彩 VGA: ADV7125KSTZ140

电源模块: LT1086CM-3.3 (3.3V), AS1117-2.5 (2.5V), AMS1117-1.2(1.2V)

其它接口及资源: 5V 电源接口、USB接口、PS2接口、RS232 串口、VGA接口、AS下载口、JTAG下载口、4位按键、4位LED灯、复位键、E-PLAY插槽PORT A、PORT B,网口,64针扩展插槽。

PORT A、PORT B符合《E_play 总线标准及制板规范》的 E_Play 外扩总线。

2、扩展板资源具体包括:

视频解码芯片: ADV7181B

音频芯片: TLV320AIC23

实时时钟: PCF8563T

E2PROM: 24LC02

红外收发对管: HSDL-3201

其它接口及资源: SD 卡接口、RCA 视频接口, SV 接口, 音频接口 LIN、LOUT、POUT。




图 2 扩展板实物图

二、接口定义

1、5V 电源接口




图 3 电源接口

2、USB接口,PS2接口,VGA接口均为标准接口;RS232串口与计算机相连时请用平行线。适配器的网络接口与计算机网卡相连时请用交叉网线相连,如下示意图:




图 4 交叉网线示意图

三、主板部分管脚分配

E-Play-SOPC EP3C25-B 适配器使用时,所有资源的引脚分配应该下面的内容进行! 1、FPGA 电源及地:

表 1 电源及地引脚分配

		化 电脉	火地引州 71日		
FPGA 管脚	网络或符号	备注	FPGA 管脚	网络或符号	备注
PIN_C4	GND	芯片 GND	PIN_G7	VCCINT	
PIN_C6	GND		PIN_G8	VCCINT	
PIN_C8	GND		PIN_G10	VCCINT	
PIN_C11	GND		PIN_G11	VCCINT	
PIN_C13	GND		PIN_G12	VCCINT	
PIN_C15	GND		PIN_H7	VCCINT	
PIN_E3	GND		PIN_H12	VCCINT	
PIN_E16	GND		PIN_J7	VCCINT	
PIN_G3	GND		PIN_J12	VCCINT	内核 VCC
PIN_G9	GND		PIN_K7	VCCINT	1.2V
PIN_G16	GND		PIN_K12	VCCINT	
PIN_H8	GND		PIN_L7	VCCINT	
PIN_H9	GND		PIN_L12	VCCINT	
PIN_H10	GND		PIN_M7	VCCINT	
PIN_H11	GND		PIN_M8	VCCINT	
PIN_J3	GND		PIN_M9	VCCINT	
PIN_J8	GND		PIN_M11	VCCINT	
PIN_J9	GND		PIN_M12	VCCINT	
PIN_J10	GND		PIN_F4	VCCI01	各个 BANK
PIN_J11	GND		PIN_G4	VCCI01	的 VCCIO
PIN_J16	GND		PIN_J4	VCCI01	均为 3.3V
PIN_K3	GND		PIN_K4	VCC102	
PIN_K8	GND		PIN_M4	VCC102	
PIN_K9	GND		PIN_N4	VCC102	
PIN_K10	GND		PIN_R6	VCC103	
PIN_K11	GND		PIN_R7	VCC103	
PIN_K16	GND		PIN_R9	VCC103	
PIN_L8	GND		PIN_R10	VCCI04	
PIN_L9	GND		PIN_R12	VCCI04	
PIN_L10	GND		PIN_R14	VCCI04	
PIN_L11	GND		PIN_K15	VCCI05	
PIN_M10	GND		PIN_M15	VCCI05	
PIN_M16	GND		PIN_R15	VCCI05	
PIN_N3	GND		PIN_F16	VCCI06	
PIN_P3	GND		PIN_G15	VCCI06	
PIN_P16	GND		PIN_J15	VCCI06	
PIN T5	GND		PIN D11	VCCI07	
PIN T7	GND		PIN D13	VCCI07	
PIN_T9	GND		PIN_D15	VCCI07	
	1	l .		1	

PIN_T10	GND	PIN_D4	VCCI08
PIN_T12	GND	PIN_D6	VCCI08
PIN_T15	GND	PIN_D8	VCCI08

2、FPGA的 JTAG接口及AS接口原理图:




图 5 JTAG及AS接口原理




图 6 专用配置芯片 EPCS16SI16N 连接原理

表 2 AS 及 JTAG 引脚分配

FPGA 管脚	网络或符号	备注	FPGA 管脚	网络或符号	备注
PIN_H4	CFG_DCLK		PIN_J1	FPGA_TCK	
PIN_K14	CFG_CONE_DONE		PIN_J2	FPGA_TMS	JTAG
PIN_H5	CFG_nCONFIG		PIN_J6	FPGA_TDI	JIAG
PIN_K6	CFG_nCE		PIN_J5	FPGA_TDO	
PIN_H3	CFG_DATA	AS	PIN_K3	MSEL0	
PIN_E2	CFG_nCS0		PIN_J18	MSEL1	配置模式
PIN_D1	CFG_ASD0		PIN_J17	MSEL2	比且快八
			PIN_J14	MSEL3	

3、系统复位及系统时钟分配:




图 7 时钟及复位电路

管脚分配列表:

表 3 时钟及复位引脚分配

FPGA 管脚	网络或符号	备注
PIN_V10	SYS_CLK	系统时钟
PIN_N18	Sys_nRST	系统复位

有多个设备的复位信号也用 RST, 在使用时注意察看原理图。

4、FPGA 对 SDRAM 数据、地址及控制信号分配:




图 8 SDRAM 原理图

U4、U5 除片选信号外,其它信号均复用!

表 4 SDRAM 引脚分配

FPGA 管脚	网络或符号	备注	FPGA 管脚	网络或符号	备注
PIN_H17	SDRAM_DO		PIN_U15	SDRAM_A0	
PIN_K17	SDRAM_D1		PIN_U14	SDRAM_A1	
PIN_L17	SDRAM_D2		PIN_U13	SDRAM_A2	
PIN_M17	SDRAM_D3		PIN_U12	SDRAM_A3	
PIN_P17	SDRAM_D4		PIN_V11	SDRAM_A4	
PIN_R17	SDRAM_D5		PIN_V12	SDRAM_A5	
PIN_T17	SDRAM_D6		PIN_V13	SDRAM_A6	
PIN_U17	SDRAM_D7		PIN_V14	SDRAM_A7	
PIN_T18	SDRAM_D8		PIN_V15	SDRAM_A8	
PIN_R18	SDRAM_D9		PIN_V16	SDRAM_A9	
PIN_P18	SDRAM_D10		PIN_U16	SDRAM_A10	U4、U5 两片
PIN_M18	SDRAM_D11		PIN_V17	SDRAM_A11	SDRAM 的 12
PIN_L18	SDRAM_D12				位复用地址线
PIN_K18	SDRAM_D13	U4、U5 两片			
PIN_H18	SDRAM_D14	SDRAM的16			
PIN_G18	SDRAM_D15	位复用数据线	PIN_P13	SDRAM_BA[0]	
PIN_N15	SDRAM_nWE	写信号	PIN_N12	SDRAM_BA[1]	块地址
PIN_L13	SDRAM_nCAS	列址选通脉冲	PIN_N16	SDRAM_DQML	数据输入输出
PIN_R16	SDRAM_nRAS	行址选通脉冲	PIN_M14	SDRAM_DQMH	掩码
PIN_U18	SDRAM_CLK	时钟	PIN_N13	SDRAM_nCS[1]	U4 片选信号
PIN_R13	SDRAM_CKE	时钟允许	PIN_T13	SDRAM_nCS[2]	U5 片选信号

5、FPGA对 FLASH 数据、地址及控制信号分配:




图 9 FLASH 原理图

FLASH1、FLASH2 除片选信号外,其它信号均复用!

表 5 FLASH 引脚分配

FPGA 管脚	网络或符号	备注	FPGA 管脚	网络或符号	备注
PIN_C3	AO		PIN_E2	DO	
PIN_B2	A1		PIN_F3	D1	
PIN_C2	A2		PIN_G2	D2	
PIN_C1	A3		PIN_H2	D3	
PIN_D1	A4		PIN_K2	D4	
PIN_L4	A5		PIN_L3	D5	16 位数据总
PIN_M5	A6		PIN_K5	D6	线。FLASH、 SRAM、网络控
PIN_L6	A7		PIN_M3	D7	制器 DM9000
PIN_R3	A8	00 문내내 4	PIN_M2	D8	及其它外设复
PIN_T1	A9	20 位地址总 线。FLASH、	PIN_L1	D9	用。同时引出
PIN_R2	A10	SRAM、网络控	PIN_L2	D10	到扩展槽
PIN_R1	A11	制器 DM9000	PIN_K1	D11	PORT A
PIN_P2	A12	及其它外设复	PIN_H3	D12	
PIN_P1	A13	用。低16位	PIN_H1	D13	
PIN_M1	A14	同时引出到扩		D14	
PIN_B3	A15	展槽 PORT A	PIN_E1	D15	
PIN_A3	A16				
PIN_B4	A17				
PIN_U3	A18		PIN_V3	FLASH_nCS1	片选信号
PIN_U2	A19		PIN_U4	FLASH_nCS1	片选信号
			PIN_U1	FLASH_nBYTE	
			PIN_V1	FLASH_nRST	
			PIN_V2	FLASH_nWP	

6、FPGA 对 SRAM 控制信号分配:




图 10 SRAM 原理图

SRAM1、SRAM2 的 16 位数据线及 18 位地址线与 FLASH 复用,下表只列出控制信号:

表 6 SRAM 引脚分配

FPGA 管脚	网络或符号	备注
PIN_B1	SRAM_LB#	低8位操作
PIN_A1	SRAM_UB#	高8位操作
PIN_H6	SRAM_CE#_1	SRAM1 片选
PIN_D2	SRAM_CE#_2	SRAM2 片选
PIN_A2	OE	读 SRAM1
PIN_L5	WE	写 SRAM1

7、FPGA 对网络控制器 DM9000A 的信号分配:




图 11 网络控制器原理图

<u>DM9000A 的 16 位数据/地址线、读写控制管脚与 FLASH 等复用,下表只列出一些控</u>制信号:

表 7 网络控制器引脚分配

FPGA 管脚	网络或符号	备注
PIN_B5	N_nCS	DM9000A 片选
PIN_F1	N_INT	DM9000A 中断
PIN_A4	E_CMD	数据端口与索引端口选择

8、FPGA 对 USB 控制器信号分配:

原理图:




图 12 USB 控制器原理图

表 8 USB 控制器引脚分配

OCC COD JEHRING STREET, THE					
FPGA 管脚	网络或符号	备注	FPGA 管脚	网络或符号	备注
PIN_B17	UD[0]		PIN_D12	USB_FADDR0	USB_FADDR0
PIN_A17	UD[1]		PIN_E12	USB_FADDR1	USB_FADDR1
PIN_C16	UD[2]		PIN_A18	USB_SLWR	写信号
PIN_A16	UD[3]		PIN_C17	USB_SLRD	读信号
PIN_C18	UD[4]	8位 IO 口及	PIN_G17	USB_SLOE	输出使能
PIN_D17	UD[5]	FIFO/GPIF 复	PIN_E18	USB_FLAGA	FLAGA 标志
PIN_D18	UD[6]	用信号	PIN_F17	USB_FLAGB	FLAGB 标志
PIN_E17	UD[7]		PIN_F18	USB_FLAGC	FLAGC 标志
			PIN_B15	USB_IFCLK	从时钟输出
			PIN_B18	ECLKIN_N	USB 时钟输出
			PIN_D16	RST	系统复位

9、FPGA 对 UART 串口信号分配:




图 13 UART 串口原理图

管脚分配列表:

表9 UART 串口引脚分配

FPGA 管脚	网络或符号	备注	UART接口
PIN_V7	RXD1	系统板 UART	PIN_2为TX PIN_3为RX
PIN_U8	TXD1	接口	PIN_3 为 KA PIN 5 为 GND

注意: 使用适配器上的 UART 口时,将 P1 短接帽短接上,若使用实验箱上的 RS232 接口,将 P1 断开。

10、FPGA 对 VGA 接口信号分配:




图 14 VGA接口原理图

管脚分配列表:

表 10	VGA	接口	引腿	₽分₫	2

FPGA 管脚	网络或符号	备注	FPGA 管脚	网络或符号	备注
PIN_T16	B0[3]		PIN_F13	R0[3]	
PIN_T14	B0[4]	5 台 Dl 新名	PIN_F10	R0[4]	5 台 D - 1 新名
PIN_P12	B0[5]	5 位 Blue 颜色 分量	PIN_G13	R0[5]	5 位 Red 颜色 分量
PIN_M13	B0[6]	刀里	PIN_F12	R0[6]	刀里
PIN_T11	B0[7]		PIN_H16	R0[7]	
PIN_H15	G0[2]		PIN_L15	BLANK	行消隐信号
PIN_H14	G0[3]		PIN_L14	SYNC	SYNC
PIN_G14	G0[4]	6位 Green 颜	PIN_V18	VGA_CLK	同步时钟
PIN_H13	G0[5]	色分量	PIN_E14	VGA_HS	行同步信号
PIN_J13	G0[6]		PIN_E13	VGA_VS	场同步信号
PIN_L16	G0[7]				

11、FPGA 对 PS2 口信号分配:

原理图:




图 15 PS2 口原理图

表 11 PS2 口引脚分配

FPGA 管脚	网络或符号	对应 PS2 口	PS2 其它管脚
PIN_T2	KB_MOUSE_CLOCK	PIN_5	PIN_3为GND
PIN_M6	KB_MOUSE_DATA	PIN_1	PIN_4为 VCC

12、FPGA 对按键、LED 管脚分配:




图 16 按键/LED 原理图

管脚分配列表:

表 12 按键/LED 引脚分配

FPGA 管脚	网络或符号	备注	FPGA 管脚	网络或符号	备注
PIN_N1	F_IO_N1	SWI1	PIN_P11	CPLD_1	CPLD 的四根 线引导扩展槽 PORTB1
PIN_N2	F_IO_N2	SWI2	PIN_U11	CPLD_2	
PIN_U9	F_IO_U9	SWI3	PIN_R11	CPLD_3	
PIN_V9	F_IO_V9	SWI4	PIN_N11	CPLD_4	

四、扩展板部分管脚分配

1、主板与扩展板接口信号分配: (扩展板标号为 J1, 主板标号为*1)

表 13 主板与扩展板接口(PORT C) 定义及引脚分配

J1(主板 J2)	FPGA 管脚	信号	J1(主板 J2)	FPGA 管脚	信号
PIN_1		3.3V	PIN_2		3.3V
PIN_3		3.3V	PIN_4		3.3V
PIN_5		3.3V	PIN_6		3.3V
PIN_7		3.3V	PIN_8		3.3V
PIN_9		GND	PIN_10		GND
PIN_11		GND	PIN_12		GND
PIN_13		GND	PIN_14		GND
PIN_15		GND	PIN_16		GND
PIN_17	PIN_A5	VD[0]	PIN_18	PIN_B6	VD[4]
PIN_19	PIN_A6	VD[1]	PIN_20	PIN_B7	VD[5]

PIN_21	PIN_A7	VD[2]	PIN_22	PIN_B8	VD[6]
PIN_23	PIN_D3	VD[3]	PIN_24	PIN_A8	VD[7]
PIN_25	PIN_G6	FIELD	PIN_26		
PIN_27	PIN_B9	VS	PIN_28	PIN_A9	HS
PIN_29	PIN_B10	SFL	PIN_30	PIN_A10	LLC
PIN_31	PIN_C5	SDA	PIN_32	PIN_D5	SDA
PIN_33	PIN_C5	SCL	PIN_34	PIN_D5	SDA
PIN_35	PIN_C5	SCL	PIN_36	PIN_D5	SDA
PIN_37	PIN_C5	SCL	PIN_38	PIN_C5	SCL
PIN_39			PIN_40	PIN_B11	AUDIO_BCLK
PIN_41			PIN_42		
PIN_43	PIN_F7	AUDIO_DIN	PIN_44	PIN_B12	AUDIO_DOUT
PIN_45	PIN_A11	AUDIO_LRCIN	PIN_46	PIN_A12	AUDIO_LRCOUT
PIN_47			PIN_48		
PIN_49	PIN_E7	IRDA_RXD	PIN_50	PIN_B13	IRDA_TXD
PIN_51			PIN_52		
PIN_53	PIN_C9	RCLKINT	PIN_54	PIN_A13	RCLKOUT
PIN_55			PIN_56		
PIN_57	PIN_E9	SD_DAT0	PIN_58	PIN_B14	SD_DAT1
PIN_59	PIN_E11	SD_DAT2	PIN_60	PIN_A14	SD_DAT3
PIN_61	PIN_D10	SD_CLK	PIN_62	PIN_A15	SD_CMD
PIN_63	PIN_C10	SD_DET	PIN_64	PIN_B16	SD_WP

2、I2C接口信号分配:

表 14 I2C 接口引脚分配

FPGA 管脚	网络或符号	ADV7181B	AIC23	24C02	PCF8563T
PIN_C5	SCL	PIN_54	PIN_24	PIN_6	PIN_6
PIN_D5	SDA	PIN_53	PIN_23	PIN_5	PIN_5

特别注意: 视频采集 ADV7181B、音频处理 AIC23、EEPROM、实时时钟 PCF8563T 均 复用同一组 I2C 接口。

3、音频信号处理部分管脚分配:




图 17 音频信号处理电路原理图

表 15 音频信号处理电路引脚分配

FPGA 管脚	网络或符号	AIC23	FPGA 管脚	网络或符号	AIC23
PIN_B11	AUDIO_BCLK	PIN_3	PIN_C5	SCL	PIN_24
PIN_F7	AUDIO_DIN	PIN_4	PIN_D5	SDA	PIN_23
PIN_B12	AUDIO_DOUT	PIN_6			
PIN_A11	AUDIO_LRCIN	PIN_5	VCC	ADUIO_CS	PIN_21
PIN_A12	AUDIO_LRCOUT	PIN_7	VCC	ADUIO_MODE	PIN_22

4、视频采集部分管脚分配:

原理图:




图 18 视频采集电路原理图

表 16 视频采集电路引脚分配

FPGA 管脚	网络或符号	ADV7181B	FPGA 管脚	网络或符号	ADV7181B
PIN_A5	VD[0]	PIN_8	PIN_G6	FIELD	PIN_63
PIN_A6	VD[1]	PIN_7	PIN_B9	VS	PIN_64
PIN_A7	VD[2]	PIN_6	PIN_A9	HS	PIN_2
PIN_D3	VD[3]	PIN_5	PIN_A10	LLC	PIN_20
PIN_B6	VD[4]	PIN_62	PIN_B10	SFL	PIN_9
PIN_B7	VD[5]	PIN_61			
PIN_B8	VD[6]	PIN_60	PIN_C5	SCL	PIN_54
PIN_A8	VD[7]	PIN_59	PIN_D5	SDA	PIN_53

5、I2C接口 EEPROM 信号分配:




图 19 I2C 接口原理图

管脚分配列表:

表 17 I2C 接口引脚分配

FPGA 管脚	网络或符号	24C02
PIN_C5	SCL	PIN_6
PIN_D5	SDA	PIN_5

6、实时时钟信号分配:




图 20 实时时钟电路原理图

表 18 实时时钟引脚分配

		** ***	7 1 1 7 1 7 7 F		
FPGA 管脚	网络或符号	PCF8563T	FPGA 管脚	网络或符号	PCF8563T
PIN_C9	RCLKINT	PIN_3	PIN_H16	SCL	PIN_6
PIN_A13	RCLKOUT	PIN_7	PIN_H17	SDA	PIN_5

7、SD 卡接口信号分配:




图 21 SD 卡电路原理图

管脚分配列表:

表 19 SD 卡引脚分配

FPGA 管脚	网络或符号	备注	FPGA 管脚	网络或符号	备注
PIN_E9	SD_DAT0		PIN_A15	SD_CMD	SD卡命令
PIN_B14	SD_DAT1	4位 SD 卡数	PIN_D10	SD_CLK	SD卡时钟
PIN_E11	SD_DAT2	据	PIN_C10	SD_DET	SD卡检测
PIN_A14	SD_DAT3		PIN_B16	SD_WP	SD卡写保护

8、红外收发信号分配:




图 22 红外收发电路原理图

表 20 红外收发电路引脚分配				
FPGA 管脚	网络或符号	备注		
PIN_E7	IRDA_RXD	收脉冲信号		
PIN_B13	IRDA_TXD	发脉冲信号		

五、外部扩展口信号分配

表 21 PORT A 接口信号分配					
PORT A	FPGA 管脚	信号	PORT A	FPGA 管脚	信号
PIN_1		+5V	PIN_2		+5V
PIN_3		GND	PIN_4		GND
PIN_5	PIN_E2	D0	PIN_6	PIN_F3	D1
PIN_7	PIN_G2	D2	PIN_8	PIN_H2	D3
PIN_9	PIN_K2	D4	PIN_10	PIN_L3	D5
PIN_11	PIN_K5	D6	PIN_12	PIN_M3	D7
PIN_13	PIN_M2	D8	PIN_14	PIN_L1	D9
PIN_15	PIN_L2	D10	PIN_16	PIN_K1	D11
PIN_17	PIN_H3	D12	PIN_18	PIN_H1	D13
PIN_19	PIN_G1	D14	PIN_20	PIN_E1	D15
PIN_21	PIN_C3	A0	PIN_22	PIN_B2	A1
PIN_23	PIN_C2	A2	PIN_24	PIN_C1	A3
PIN_25	PIN_D1	A4	PIN_26	PIN_L4	A5
PIN_27	PIN_M5	A6	PIN_28	PIN_L6	A7
PIN_29	PIN_R3	A8	PIN_30	PIN_T1	A9
PIN_31	PIN_R2	A10	PIN_32	PIN_R1	A11
PIN_33	PIN_P2	A12	PIN_34	PIN_P1	A13
PIN_35	PIN_M1	A14	PIN_36	PIN_B3	A15
PIN_37	PIN_C7	CS0	PIN_38	PIN_F6	CS1
PIN_39	PIN_E6	CS2	PIN_40	PIN_D7	CS3
PIN_41	PIN_F9	CS4	PIN_42	PIN_F8	CS5
PIN_43	PIN_D9	CS6	PIN_44	PIN_E8	CS7
PIN_45			PIN_46		
PIN_47			PIN_48		
PIN_49			PIN_50	PIN_E10	EX_INT0
PIN_51			PIN_52		
PIN_53			PIN_54		
PIN_55			PIN_56		
PIN_57	PIN_F11	SPI_I1	PIN_58	PIN_C12	SPI_I2
PIN_59	PIN_C14	SPI_I3	PIN_60	PIN_D14	SPI_I4

注意:从 FPGA 引出到 PORT A 的所有信号线,在适配器板上均有其它器件复用,使用时一定要注意,请查看《E-Play-SOPC 适配器原理图》或查看前面 FPGA 对其它芯片的管脚分配表。

PORT B 信号分配

表 22 PORT B 接口信号分配

PORT B	FPGA 管脚	信号	PORT B	FPGA 管脚	信号
PIN_1		NC	PIN_2		NC
PIN_3		NC	PIN_4		NC
PIN_5	PIN_U5	SPI_NSS1	PIN_6	PIN_V4	SPI_CLK1
PIN_7	PIN_U6	SPI_MISO1	PIN_8	PIN_V5	SPI_MOSI1
PIN_9	PIN_U7	IIC_SCL	PIN_10	PIN_V6	IIC_SDA
PIN_11	PIN_U8	E_UART_R	PIN_12	PIN_V7	E_UART_T
PIN_13		NC	PIN_14		NC
PIN_15	PIN_V8	E_ALE	PIN_16	PIN_T3	E_IO1
PIN_17	PIN_R4	E_IO2	PIN_18	PIN_T4	E_IO3
PIN_19	PIN_R5	E_IO4	PIN_20		NC
PIN_21		NC	PIN_22		NC
PIN_23		NC	PIN_24		NC
PIN_25	PIN_N6	E_IO9	PIN_26	PIN_N7	E_IO10
PIN_27	PIN_P6	E_IO11	PIN_28	PIN_T6	E_IO12
PIN_29	PIN_P7	E_IO13	PIN_30	PIN_P8	E_IO14
PIN_31	PIN_N8	E_IO15	PIN_32	PIN_T8	E_IO16
PIN_33	PIN_P9	LCD_C	PIN_34		NC
PIN_35		NC	PIN_36		NC
PIN_37	PIN_N9	E_IO5	PIN_38	PIN_R8	E_IO6
PIN_39	PIN_N10	E_IO7	PIN_40	PIN_P10	E_IO8
PIN_41	PIN_P11	CPLD_1	PIN_42	PIN_U11	CPLD_2
PIN_43	PIN_R11	CPLD_3	PIN_44	PIN_N11	CPLD_4
PIN_45		NC	PIN_46		NC
PIN_47		NC	PIN_48		NC
PIN_49		NC	PIN_50		NC
•••		•••	•••		
PIN_69		NC	PIN_70		NC

说明:标有"NC"的PORTB引脚,表示无信号线从适配器引出;

以上接口定义仅作参考,如有与原理图及适配硬件不一致,请以原理图和实际硬件为准。关于 PORT A、PORT B、PORT C扩展总线的详细资料请参照《E_play 总线标准及制板规范》。

特别注意:

在做 Quartus II 工程时必须将未分配的管脚置为三态输入。
Quartus II --> Assignments --> Device ·--> Device & Pin
Options ·--> Unused Pins --> Reserve all unused pins : AS input tristated。

如未将未分配管脚置为三态输入,将可能导致主芯片或外围芯片损坏,属人为使用不当,公司将不负责。