

دانشکده مهندسی برق

# ۶ کانال، ۱۴ بیت، ۱.۵ Msps نمونهبرداری همزمان از ADC LTC2351-14

دانشجو: نیلوفر دباغی داریان

استاد: دکتر ستار میرزاکوچکی



#### چکیده

پروتکلهای ارتباطی بسیاری به منظور انتقال اطلاعات در سامانههای دیجیتالی وجود دارد. این پروتکلها می توانند به صورت موازی یا سریال جهت برقراری ارتباط مورد استفاده قرار گیرند. یکی از پرکاربردترین ارتباطهای سریال رابط جانبی سریال (SPI) نام دارد که این پروژه سعی در پیاده سازی این پروتکل مطابق دیتاشیت مربوطه جهت برقراری ارتباط با 14-ADC LTC2351 دارد. توضیحات مربوط به بلوک دیاگرام ADC مربوطه، نحوه عملکرد پایههای آن و تعامل آن با SPI به طور کامل بیان شده است. SPI ها با دو ساختار سه سیم و چهار سیم طراحی شده اند. SPI مربوط به معماری ذکر شده، دارای ارتباط سه سیم می باشد. آشنایی با این قطعه، پیکربندی و برنامه ریزی صحیح آن، از اهداف این پروژه می باشد. بدین منظور، از نرمافزار ISE مهت کدنویسی VHDL برای شبیه سازی و صحت سنجی نتایج خروجی مطابق با آنچه در دیتاشیت آمده است، استفاده کرده ایم.

واژههای کلیدی: دیتاشیت، SPI ،ADC LTC2351-14، فرکانس، SELX ،CONV،SDO، فرکانس

<sup>&</sup>lt;sup>1</sup> Serial Peripheral Interface

### فهرست مطالب

1	فصل ۱: معرفی پروتکل SPI
۲	١-١- مقدمه
	۱-۲- عملکرد و معماری SPI
	۱-۳- ارسال و دریافت دادهها در پروتکل SPI
۵	فصل ۲: معرفی ADC LTC2351-14
۶	۲-۱- ویژگیها
۶	۲-۲- بلوک دیاگرام
Υ	٢-٢-١ توصيف پايهها
١٢	۲-۳- زمانبندیها
	۲-۴- محاسبه سطح ولتاژ مبتنی بر دادهی دریافتی
١۵	فصل ۳: نحوه پیکربندی SPI و تعامل آن با I4-ADC LTC2351 سی
18	٣-١- توصيف موجوديت
١٧	٣-٢- توصيف معماري
	٣-٣- توصيف تستبنچ
74	فصل ۴: شبیهسازی و بررسی نتایج
۲۵	۴-۱- شبیهسازی و نتایج خروجی

### فهرست تصاوير

۲	شكل (١-١): بلوك دياگرام SPI
۴	شکل (۱-۱): بلوک دیاگرام SPI شکل (۱-۲): پروتکل SPI
٩	شكل (١-٢): بلوك دياگرام ADC LTC2351-14
١٢	شكل (۲-۲): زمانبندى ADC LTC2351-14
14	شكل (٣-٢): مشخصه انتقال ADC LTC2351-14 در حالت تك قطبي (BIP = LOW)
١۴	شكل (٢-٢): مشخصه انتقال ADC LTC2351-14 در حالت تك قطبي (BIP = HIGH)
	شكل (٣-١): توصيف موجوديت كد
	شکل (۳–۲): توصیف معماری بخش اعلانات
	شكل (٣-٣): توصيف معمارى بخش PROCESS
	شکل (۳–۴): توصیف معماری بخش idle
	شکل (۵–۵): توصیف معماری بخش delay_instruction
۲٠	شکل (۳–۶): توصیف معماری بخش instruction
۲٠	شکل (۳–۷): توصیف معماری بخش write_st
	شکل (۸-۳): توصیف معماری بخش delay_cs
۲۱	شکل (۳–۹): توصیف معماری تستبنج
77	شکل (۳-۱۰): توصیف معماری تستبنج بخش پریود کلاک
۲۳	شکل (۳-۱۱): توصیف معماری تستبنج بخش مقداردهی به ورودیها
۲۵	شکل (۴-۱): نمایش خروجیها در حالت idle و delay_instruction
۲۵	شکل (۴-۲): نمایش خروجیها در حالت instruction
	شکل (۴–۳): نمایش خروجیها در حالت write_st و delay_csdelay_cs

### فهرست جداول

١.	ول (۲-۱): کنترل توالی تبدیل	جدو
11	،ل (۲-۲): زمان بندی ADC LTC2351-14 مان بندی	جدو

# فصل 1:

معرفی پروتکل SPI

١

#### **۱-۱** مقدمه


ارتباط SPI یک باس رابط است که معمولا برای ارسال داده بین میکروکنترلرها و لوازم جانبی کوچک مانند شیفت رجیسترها، حسگرها و SD کارتها استفاده می شود. ارتباط سریال SPI از خطوط داده و کلاکهای جداگانه و یک خط انتخاب برای گزینش دستگاهی که می خواهید با آن صحبت کنید، استفاده می کند.

#### ۱-۲- عملکرد و معماری SPI

SPI یک باس داده همگام (سنکرون) است که از خطوط جداگانه برای دادهها استفاده می کند و نیز یک «ساعت» که هر دو طرف را در هماهنگی کامل نگه می دارد. ساعت یک سیگنال نوسانی است که به گیرنده زمان دقیق نمونه برداری از بیتهای روی خط داده را می گوید. این فعال سازی می تواند در لبه بالارونده و یا لبه پایین رونده سیگنال ساعت باشد؛ دیتاشیت مشخص خواهند کرد که کدام یک از آنها استفاده شده است. هنگامی که گیرنده آن لبه را تشخیص می دهد، بلافاصله خط داده را نمونه برداری می کند تا بیت بعدی را بخواند.

از این پروتکل در ارتباطات با فاصله کوتاه استفاده می شود و نوع ارتباط آن سنکرون است. در کامل ترین حالت، چهار سیم یا مسیر ارتباطی برای پیاده سازی این پروتکل به کار می رود.

به کمک این چهار سیم، امکان ایجاد یک ارتباط Full duplex به صورت Master/Slave فراهم می شود. اگر بیش از دو وسیله به کمک این پروتکل به یکدیگر متصل شوند، همواره یکی از آنها master و بقیه slave بیش از دو وسیله به کمک این پروتکل به یکدیگر متصل شوند، همواره یکی از آنها SPI نشان می دهد. لازم به خواهند بود. شکل (۱-۱)، دیاگرامی از نحوه ارتباط بین دو وسیله را در پروتکل تشان می دهد. لازم به ذکر است پروژه مربوطه دارای SPI سه سیم (SDO) است. با آشنایی با این پروتکل در حالت ۴ سیم، می توانیم آن را با معماری خواسته شده ی دیتاشیت پیاده سازی کنیم. لذا در ادامه به بررسی حالت کلی که ۴ سیم دارد، می پردازیم.



شکل (۱-۱): بلوک دیاگرام SPI.

از آنجایی که این یک ارتباط سریال سنکرون است، یکی از چهار خط ارتباطی پروتکل SPI سیگنال کلاک است. وسیلهای که سیگنال کلاک را ارسال می کند master نامیده می شود و وسیلهای که آن را دریافت می کند slave نام دارد. دومین خط ارتباطی، سیگنال انتخاب slave یا SS) slave select این سیگنال در صور تیکه که فقط یک slave در سامانه وجود داشته باشد، می تواند همیشه فعال باشد و در این حالت نقش جدی در برقراری ارتباط ندارد.

دو سیگنال دیگر این ارتباط، برای انتقال دادهها از slave به master و بالعکس استفاده می شوند. سیگنال دو سیگنال دادهها از slave به master است برای انتقال دادهها از slave است برای انتقال دادهها از Moster Input Slave Input که مخفف MISO که مخفف Master Input Slave است برای انتقال دادهها از slave به master استفاده می شود. این یک ارتباط سریال سنکرون است و بنابراین، انتقال هر بیت از دادهها بین master و slave همزمان با لبه slave کلاک رخ می دهد. کلاک این ارتباط، در سمت master تولید شده و به slave ها ارسال می شود. چه در slave و چه در master دریافت و ارسال بیتهای دادهها باید همزمان با این کلاک انجام شود.

در مورد سیگنالهای ارتباطی پروتکل SPI به دو نکته توجه کنید. نکته اول اینکه در بعضی از سامانهها، برای برقراری ارتباط SPI از سه سیم به جای چهار سیم استفاده می شود. در این حالت، به جای دو سیم برای انتقال half به full duplex و master بین slave و master از یک سیم استفاده می شود. در نتیجه، پروتکل از حالت slave و master دادهها بین duplex تغییر ماهیت می دهد. نکته دوم در مورد سیگنالهای پروتکل SPI مربوط به نام گذاری آنها است. در مراجع مختلف، ممکن است برای سیگنال SCLK از SCLK از SCLK استفاده شود. به جای سیگنال DO استفاده شود.

در ارتباطات آسنکرون، مثل پروتکل RS232، سرعت ارتباط باید از قبل بین دو وسیله که با هم در ارتباط هستند مشخص باشد. در غیر اینصورت، ارتباط با مشکل مواجه خواهد شد. اما در مورد ارتباط Priبین کننده سرعت ارتباط، همان سیگنال کلاک است که از master ارسال می شود. بنابراین نیازی به توافق قبلی بین master و slave نیست. البته هر مدار دیجیتالی، دارای یک حداکثر فرکانس کلاک قابل اعمال است و بنابراین، فرکانس کلاک SPI هم نمی تواند از آن مقدار بیشتر شود.

#### ۱-۳- ارسال و دریافت دادهها در پروتکل SPI

از آنجاییکه SPI یک ارتباط سنکرون است، هر بیت داده در master و master همزمان با کلاک ارسال یا دریافت می شود. به عبارت دیگر، همزمان با هر کلاک، یک بیت از داده ها از slave به عبارت دیگر، همزمان با هر کلاک، یک بیت از داده ها از slave و یک بیت از می master می تواند منتقل شود. طول این داده ها بستگی به قراردادی دارد که در یک وسیله خاص وجود دارد و ممکن است ۸ بیت، ۱۰ بیت، ۲۳ بیت یا هر مقدار دیگری باشد.


مثلا در یک ارتباط SPI برای انتقال دادههای هشت بیتی، گیرنده SPI طوری طراحی شده است که بعد از فعال شدن ارتباط به وسیله سیگنال select slave، بعد از هر هشت کلاک، یک داده ی کامل دریافت شده است و در کلاک بعدی باید اولین بیت داده ی جدید را دریافت کند.

در پروتکل SPI، وسیلهای که در حال دریافت دادهها است، باید از قبل بداند که داده دریافتی چند بیتی است. مثلا اگر master دادهای را به slave ارسال کند و در پاسخ به آن داده، انتظار داشته باشد که slave هم دادهای را به master ارسال کند، master باید کلاک را به تعداد لازم ادامه دهد تا slave بتواند به کمک آن، داده خود را به master ارسال کند.

ارسال هر کدام از این دادهها می تواند از بیت سنگین یا از بیت سبک آغاز شود. این موضوع بستگی به قرادادی دارد که در سامانه مورد استفاده شما وجود دارد. در بسیاری از سامانهها، اینکه ارسال دادهها از بیت سنگین شروع شود یا از بیت سبک، قابل تنظیم است.

مثلا ممکن است شما از قبل، ماجول یک ارتباط SPI را در FPGA به کمک زبان VHDL آماده کرده باشید و این ماجول را طوری طراحی کرده باشید که دادهها را از بیت سبک آنها ارسال و دریافت می کند. برای ارتباط ماجولی که طراحی کرده اید با یک ماجول خارجی، می توانید برای اینکه مجبور نباشید تغییری در کدی که نوشتید بدهید، ماجول خارجی را طوری تنظیم کنید که ارسال و دریافت دادهها را از بیت سبک انجام دهد تا با ماجول شما سازگار شود.

شکل(۱-۲)، یک نمونه از زمانبندی سیگنالها را در ارتباط SPI نشان می دهد. در این شکل، سیگنال SS ابتدا صفر شده است که این باعث انتخاب و فعال شدن ماجول slave می شود. در ابتدا، یک داده ی هشت بیتی از سمت slave ارسال شده است. سپس دو بایت پشت سر هم از سمت slave به slave ارسال شده است. توجه داشته باشید که حتی وقتی ارسال داده از slave به master است، کلاک ماجولها توسط شده است. توجه داشته باشید که حتی وقتی ارسال داده از قبل، از طول داده ی دریافتی از slave مطلع باشد تا بتواند به تعداد لازم کلاک ارسال کند.



شكل (۲-۱): پروتكل SPI.

## فصل ۲:

معرفي ADC LTC2351-14

#### ۲-۱- ویژگیهای

ADC مربوطه دارای ویژگیهایی به شرح زیر است:

- √ با شش نمونه بهطور همزمان ۱.۵ Msps
  - ✓ ورودىهاى ديفرانسيل
  - ۲۵۰kps گذردهی در هر کانال
    - V∆ dB SINAD¹ ✓
    - ✓ اتلاف توان کم: ۱۶.۵ mW
    - ✓ عملکرد یک منبع ۳ ولت
  - ✓ مرجع فاصله باند داخلی ۲.۵ ولت
  - ✓ رابط سریال سازگار با ۳ سیم SPI
- ✓ شروع تبدیل داخلی توسط پایه CONV
  - $\sqrt{\phantom{a}}$  حالت خاموش شدن خواب (۱۲  $\mu$ W) حالت
- ✓ حالت خاموش کردن استراحت (۴.۵ mW)
- محدوده ورودی  $\cdot$  ولت تا ۲.۵ ولت تک قطبی، یا  $\pm$  ۱.۲۵ ولت دیفرانسیل دوقطبی  $\checkmark$ 
  - $(\Delta mm * \Delta mm)$  کوچک  $\nabla$  کوچک  $\nabla$  پین  $\nabla$

#### ۲-۲- بلوک دیاگرام

1-14 LTC®2351-14 یک ADC بیتی با سرعت Msps با سرعت ۱۱۰ Msps یک LTC®2351-14 شمرزمان در لبه افزایشی سیگنال است. 14-172351 شامل شش ورودی دیفرانسیل جداگانه است که بهطور همزمان در لبه افزایشی سیگنال CONV نمونهبرداری می شود. سپس این شش ورودی نمونهبرداری شده با نرخ SEL1 هجرکان تبدیل را میتوان برای تبدیل میشوند. بسته به وضعیت منطقی ورودیهای SEL1 هSEL2 و SEL1 توالی تبدیل را میتوان برای تبدیل کمتر از شش کانال کاهش داد.

در این پروژه از ۱ کانال برای انتقال داده ۱۴ بیتی استفاده شده است. زیرا ۶ کانال ورودی ذکر شده، صرفا ورودیهای آنالوگ قطعه هستند و در اینجا مورد تمرکز و هدف این پروژه قرار نگرفتهاند. هدف این پروژه بررسی و شبیهسازی پروتکل SPI سه سیم با توجه به مشخصاتی است که به دلیل تعامل آن با قطعه ADC از روی دیتاشیت آن قابل دریافت است. با توجه به دیتاشیت، فرکانس ۱.۵ Msps میباشد که این مقدار، تعیین کننده فرکانس SPI است که در قسمت پیکربندی توضیحات بیشتر بیان شده است.

۶

<sup>&</sup>lt;sup>1</sup> Signal-to-Noise and Distortion Ratio

<sup>&</sup>lt;sup>2</sup> Quad Flat No-Lead

#### ۲-۲-۱ توصیف پایهها

SDO (پایه ۱): خروجی داده سریال سه حالته. هر مجموعه از شش کلمه داده خروجی نشان دهنده شش کانال ورودی آنالوگ در شروع تبدیل قبلی است. دادههای CH0 ابتدا و دادههای CH5 در پایان منتشر می شوند. از هر کلمه داده ابتدا MSB بیرون می آید.

OGND (پایه ۲): بازگشت زمینی برای جریانهای SDO. به صفحه زمین جامد متصل میشود.

OVDD (پایه ۳): منبع تغذیه برای پایه OVDD. SDO نباید بیش از ۳۰۰ میلی ولت بالاتر از VDD باشد و HIGH میلی ولت بالاتر از HIGH نباید بیش از ۳۰۰ میلی ولت بالاتر از HIGH می توان آن را به ولتاژ پایین تری رساند تا با خانوادههای منطقی ولتاژ پایین ارتباط برقرار کند. حالت OVDD بدون بار در SDO در پتانسیل OVDD است.

۲.۵ (پایه ۴): کانال غیر معکوس ۰.  $CH0^+$  نسبت به  $CH0^-$  با نوسان دیفرانسیلی کامل ۰ ولت تا  $CH0^+$  ولت یا نوسان دیفرانسیلی true + tr

۰ تا ۲۰۵ (پایه ۵): کانال معکوس ۰.  $CH0^-$  نسبت به  $CH0^+$  با نوسان دیفرانسیلی کامل ۲.۵ ولت تا ولت یا نوسان دیفرانسیلی  $\pm 1.7$  ولت و محدوده ورودی مطلق ۰ ولت تا VDD عمل می کند.

GND (پایه ۶، ۹، ۱۲، ۱۳، ۱۳ و ۱۹): زمینهای آنالوگ این پایههای زمین باید مستقیماً به صفحه زمین زیر قطعه گره بخورند. جریان سیگنال آنالوگ از طریق این اتصالات جریان دارد.

۲.۵ (پایه ۷): کانال غیر معکوس ۰.  $CH1^+$  نسبت به  $CH1^-$  با نوسان دیفرانسیلی کامل ۰ ولت تا  $CH1^+$  ولت یا نوسان دیفرانسیلی  $LH1^+$  ولت و محدوده ورودی مطلق ۰ ولت تا  $LH1^+$  عمل می کند.

۰ تا ۲.۵ (پایه ۸)؛ کانال معکوس ۰.  $CH1^-$  نسبت به  $CH1^+$  با نوسان دیفرانسیلی کامل ۲.۵ ولت تا ولت یا نوسان دیفرانسیلی  $\pm 1.7$  ولت و محدوده ورودی مطلق ۰ ولت تا VDD عمل می کند.

ولت تا  $CH2^+$  (پایه ۱۰): کانال غیر معکوس ۰۰  $CH2^+$  نسبت به  $CH2^-$  با نوسان دیفرانسیلی کامل ۰ ولت تا  $CH2^+$  عمل می کند.

۰ تا ۲۰ (پایه ۱۱): کانال معکوس ۰۰  $CH2^+$  نسبت به  $CH2^+$  با نوسان دیفرانسیلی کامل ۲.۵ ولت تا  $CH2^-$  ولت یا نوسان دیفرانسیلی  $\pm 1.70$  ولت و محدوده ورودی مطلق ۰ ولت تا VDD عمل می کند.

پایه ۱۴ (پایه ۱۴)؛ کانال غیر معکوس  $^{+}$   $^{+}$   $^{+}$  نسبت به  $^{-}$   $^{+}$  با نوسان دیفرانسیلی کامل  $^{+}$  ولت و محدوده ورودی مطلق  $^{+}$  ولت تا VDD عمل می کند.

۰ تا ۲.۵ (پایه ۱۵): کانال معکوس ۰.  $CH3^+$  نسبت به  $CH3^+$  با نوسان دیفرانسیلی کامل ۲.۵ ولت تا  $CH3^-$  ولت یا نوسان دیفرانسیلی  $\pm 1.70$  ولت و محدوده ورودی مطلق ۰ ولت تا VDD عمل می کند.

 $^+$  کانال غیر معکوس ۰ نسبت به  $^-$  با نوسان دیفرانسیلی کامل ۰ ولت تا  $^+$  ۲.۵ (پایه ۱۷)؛ کانال غیر معکوس ۱.۲۵ ولت و محدوده ورودی مطلق ۰ ولت تا  $^+$  عمل می کند.

۰ ولت تا ۲۰۵ (پایه ۱۸)؛ کانال معکوس ۰۰  $CH4^+$  نسبت به  $CH4^+$  با نوسان دیفرانسیلی کامل ۲.۵ ولت تا ولت یا نوسان دیفرانسیلی  $\pm 1.7$  ولت و محدوده ورودی مطلق ۰ ولت تا VDD عمل می کند.

 $CH5^+$  نسبت به  $CH5^+$  با نوسان دیفرانسیلی کامل  $OH5^+$  نسبت به  $OH5^+$  نسبت به عکوس  $OH5^+$  کامل  $OH5^+$  ولت تا  $OH5^+$  ولت و محدوده ورودی مطلق  $OH5^+$  ولت و محدوده ورودی مطلق ولت تا  $OH5^+$  ولت و محدوده ورودی مطلق ولت تا  $OH5^+$  ولت تا  $OH5^$ 

۰ تا ۲۰ (پایه ۲۱): کانال معکوس ۰.  $CH5^+$  نسبت به  $CH5^+$  با نوسان دیفرانسیلی کامل ۲.۵ ولت تا  $CH5^-$  ولت تا  $CH5^-$  ولت یا نوسان دیفرانسیلی DD عمل می کند.

GND (پایه ۲۲): زمین آنالوگ برای مرجع. زمین آنالوگ باید مستقیماً به صفحه زمین زیر قطعه متصل شود. جریان سیگنال آنالوگ از طریق این اتصال جریان می یابد. خازن بای پس مرجع  $\mu F$  باید به این صفحه برگردانده شود.

رپایه ۲۳): مرجع داخلی ۲.۵ ولت بای پس به GND و یک صفحه زمین آنالوگ با خازن سرامیکی  $V_{REF}$  (پایه ۲۳): مرجع داخلی ۱۰  $\mu F$  به موازات با سرامیک  $\mu F$  (یا تانتالیم  $\mu F$  به موازات با سرامیک  $\mu F$ 

VCC (پایه ۲۴): منبع تغذیه آنالوگ مثبت ۳ ولت. این پایه ۳ ولت را به بخش آنالوگ متصل می کند. بای پس به صفحه زمین آنالوگ با خازن سرامیکی  $\mu F$  ۱۰ یا تانتالیم  $\mu F$  به موازات با سرامیک  $\mu F$  ۱۰ یا دقت کرد که خازن بای پس  $\mu F$  ۱۰ تا حد امکان نزدیک به پایه ۲۴ قرار گیرد. پایه ۲۴ باید به پایه ۲۵ گره بخورد. VDD (پایه ۲۵): منبع تغذیه دیجیتال مثبت ۳ ولت. این پایه ۳ ولت را به بخش منطق متصل می کند. دور زدن پین DGND و صفحه زمین آنالوگ جامد با یک خازن سرامیکی  $\mu F$  (یا تانتالیوم  $\mu F$  به موازات با سرامیک  $\mu F$  ۱۰ یه خاطر داشته باشید که جریانهای سیگنال خروجی دیجیتال داخلی از طریق این پایه جریان می یابد. باید دقت کرد که خازن بای پس  $\mu F$  ۱۰ تا حد امکان نزدیک به پایه ۲۵ قرار گیرد. پایه ۲۵ باید به پایه ۲۵ گره بخورد.

SEL2 (پایه ۲۶): با ارزشترین (مهمترین) بیت کنترل تعداد کانالهای در حال تبدیل. در ترکیب با SEL1 و CH0- (CH0 کانالهای اضافی (SELx کانالهای اضافی (SELx نتجاب می کند. افزایش SELx کانالهای اضافی (CH0- (CH0) را برای تبدیل انتخاب می کند. ۱۱۱، ۱۱۰ هر شش کانال را برای تبدیل انتخاب کنید. در هنگام تبدیل و در طول تبدیل بعدی به خواندن دادهها باید در حالت ثابت نگه داشته شود.

SEL1 (پایه ۲۷): بیت قابل توجه متوسط کنترل تعداد کانالهای در حال تبدیل. در ترکیب با SEL0 و SEL2 (CH0-CH5) در فقط اولین کانال (CH0) را برای تبدیل انتخاب می کند. افزایش SELx کانالهای اضافی (CH0-CH5) را برای تبدیل انتخاب می کند. در هنگام تبدیل و در طول تبدیل انتخاب کنید. در هنگام تبدیل و در طول تبدیل بعدی به خواندن دادهها باید در حالت ثابت نگه داشته شود.

SEL0 (پایه ۲۸): حداقل بیت قابل توجه کنترل تعداد کانالهای در حال تبدیل. در ترکیب با SEL1 و SEL2 (CH0-CH5) در فقط اولین کانال (CH0) را برای تبدیل انتخاب میکند. افزایش SELx کانالهای اضافی (CH0-CH5) را برای تبدیل انتخاب میکند. در هنگام تبدیل و در طول تبدیل انتخاب کنید. در هنگام تبدیل و در طول تبدیل بعدی به خواندن دادهها باید در حالت ثابت نگه داشته شود.


BIP (پایه ۲۹): حالت دوقطبی / تک قطبی. محدوده اختلاف ورودی  $\cdot$  ولت تا ۲.۵ ولت وقتی BIP کم است، و ۱.۲۵ و تا تا ۱.۲۵ و BIP بالا است. در طول تبدیل و در طول تبدیل بعدی به دادهها باید در حالت ثابت نگه داشته شود. هنگام تغییر BIP بین تبدیلها، باید قبل از شروع تبدیل بعدی، زمان کسب کامل مجاز باشد. دادههای خروجی در شکل مکمل ۲ برای حالت دوقطبی و شکل باینری مستقیم برای حالت تک قطبی هستند.

CONV (پایه ۳۰): شروع تبدیل. شش سیگنال ورودی آنالوگ را نگه میدارد و تبدیل را در لبه افزایشی شروع می کند. می کند. دو پالس CONV با SCK در حالت ثابت HIGH یا ثابت LOW حالت استراحت را شروع می کند. چهار یا چند پالس CONV با SCK در حالت ثابت HIGH یا ثابت LOW حالت خواب را شروع می کند. DGND (پایه ۳۱): زمین دیجیتال. این پایه زمین باید مستقیماً به صفحه زمین متصل شود. جریان سیگنال ورودی دیجیتال از طریق این پایه جریان می یابد.

SCK (پایه ۳۲): ورودی ساعت خارجی. فرآیند نسخه تبدیل و دنباله خروجی را در SD0 (پایه ۱) در لبه افزایشی را پیش میبرد. یک یا چند پالس SCK از حالتهای ذخیره انرژی خواب یا استراحت بیدار میشوند. ۱۶ چرخه ساعت برای هر یک از کانالهایی که توسط SELx فعال میشوند (پایههای ۲۶، ۲۷، ۲۸) مورد نیاز است، تا در مجموع ۹۶ چرخه ساعت برای تبدیل و خواندن هر شش کانال مورد نیاز است.

Exposed Pad (پایه ۳۳): GND. باید مستقیماً به صفحه زمین متصل شود.

شکل (۲-۱) بلوک دیاگرام پایهها را نمایش میدهد.



شکل (۱-۲): بلوک دیاگرام ADC LTC2351-14

سه پایه (SELx) کنترل تعداد کانالهای در حال تبدیل را انتخاب می کنند. ۰۰۰ فقط اولین کانال (CH0) را برای تبدیل انتخاب می کند. افزایش SELx کانالهای اضافی را برای تبدیل انتخاب می کند، تا شش کانال. مرای تبدیل انتخاب کنید. این پایهها باید در هنگام تبدیل و در طول تبدیل بعدی برای خواندن دادهها در حالت ثابت نگه داشته شوند. هنگام تغییر حالتها بین تبدیلها، به خاطر داشته باشید که دادههای خروجی یک کانال خاص تا زمانی که دوباره آن کانال تبدیل نشود، بدون تغییر باقی داشته باشید که دادههای خروجی یک کانال خاص تا زمانی که دوباره آن کانال تبدیل نشود، بدون تغییر باقی می ماند. به عنوان مثال: یک دنباله از چهار کانال (CH3، CH2، CH1) را با CH3 تبدیل شود. جدول (۲۰سپس، پس از تبدیل این کانالها، SELx را به ۲۰۱ تغییر دهید تا فقط CH0 و CH1 تبدیل شود. جدول (۱۰ را ببینید. در طول تبدیل اولین مجموعه از دو کانال، می توانید دادههای همان دو کانال تبدیل شده را به عنوان بخشی از گروه چهار کانال قبلی را بخوانید. بعداً، می توانید چهار یا چند کانال را برای بازخوانی دادههای غوانده نمال کردن تعداد مناسب کانال برای یک برنامه خاص، سیم کشی شده اند. انتخاب تبدیل کانال کمتر به ازای هر تبدیل منجر به خروجی سریعتر آن کانالها می شود. به عنوان مثال، شش کانال را می توان با سرعت ۲۵۰ kps/ch تبدیل کرد، در حالی که سه کانال را می توان با سرعت ۲۵۰ kps/ch تبدیل کرد.

SEL2	SEL1	SELO	CHANNEL ACQUISITION AND CONVERSION SEQUENCE				
0	0	0	acquire, CH0, acquire, CH0				
0	0	1	acquire, CH0, CH1, acquire, CH0, CH1				
0	1	0	acquire, CH0, CH1, CH2, acquire, CH0, CH1, CH2				
0	1	1	acquire, CH0, CH1, CH2, CH3, acquire, CH0, CH1, CH2, CH3				
1	0	0	acquire, CH0, CH1, CH2, CH3, CH4, acquire, CH0,CH1,CH2, CH3, CH4				
1	0	1	acquire, CH0, CH1, CH2, CH3, CH4, CH5, acquire, CH0, CH1, CH2, CH3, CH4, CH5				
1	1	0	acquire, CH0, CH1, CH2, CH3, CH4, CH5, acquire, CH0, CH1, CH2, CH3, CH4, CH5				
1	1	1	acquire, CH0, CH1, CH2, CH3, CH4, CH5, acquire, CH0, CH1, CH2, CH3, CH4, CH5				

جدول (۲-۱): کنترل توالی تبدیل.

4-1-14 دارای یک 3 SPI سیم (رابط جانبی سریال) است. ورودیهای SCK و CONV و خروجی SPI 3 و SPI 3 و SPI 3 دارای یک 3 SPI 3 سیم (رابط جانبی سریال) است. ورودیهای SDO این رابط را پیادهسازی می کنند. ورودیهای SCK و SCK نوسانهایی را از منطق ۳ ولت می پذیرند و با TTL سازگار هستند، اگر نوسان منطقی از VDD بیشتر نباشد. شرح مفصلی از سه سیگنال درگاه سریال به شرح زیر است:

ورودی شروع تبدیل (CONV):

لبه افزایشی CONV یک تبدیل را شروع می کند، اما لبههای افزایشی بعدی در CONV توسط -CONV را می توان 14 نادیده گرفته می شود تا زمانی که ۹۶ لبه بالارونده SCK زیر رخ دهد. چرخه وظیفه CONV را می توان به طور دلخواه انتخاب کرد تا به عنوان سیگنال همگامسازی فریم برای درگاه سریال پردازنده استفاده شود.

یک روش ساده برای تولید CONV ایجاد پالسی با عرض یک SCK برای درایو 14-LTC2351 و سپس بافر کردن این سیگنال برای هدایت ورودی همگامسازی فریم درگاه سریال پردازنده است. تمرین خوبی است که ابتدا ورودی LTC2351-14 CONV را هدایت کنید تا از تداخل نویز دیجیتال در طول انتقال نمونه به نگه داشتن که توسط CONV در شروع تبدیل ایجاد می شود، جلوگیری شود. همچنین تمرین خوبی است که عرض قسمت پایین سیگنال CONV را بیشتر از ۱۵ ثانیه نگه دارید تا از ایجاد اشکال در انتهای جلویی ADC درست قبل از اینکه نمونه و نگهداشتن به حالت نگهداری در لبه افزایشی CONV برود، جلوگیری شود. ورودی ساعت سریال (SCK):

لبه در حال افزایش SCK فرآیند تبدیل را پیش میبرد و همچنین هر بیت را در جریان داده SDC بهروز میکند. پس از افزایش CONV، سومین لبه بالارونده SCK حداکثر شش مجموعه از ۱۴ بیت داده را ارسال می کند و MSB ابتدا ارسال می شود. یک روش ساده این است که ابتدا SCK تولید کنید تا LTC2351-14 تولید کنید تا ورودی ساعت سریال پورت سریال را هدایت کند و سپس این سیگنال را با تعداد مناسب معکوس بافر کنید تا ورودی ساعت سریال پورت سریال پردازنده را هدایت کند. از لبه پایینرونده ساعت استفاده کنید تا دادهها را از خروجی داده سریال (SDO) به درگاه سریال پردازنده خود متصل کنید. دادههای سریال ۱۴ بیتی در شش کلمه ۱۶ بیتی با ۹۶ ساعت یا بیشتر در هر همگامسازی فریم دریافت می شود. اگر کمتر از شش کانال توسط SELO-SEL2 برای تبدیل انتخاب شود، در این صورت برای تبدیل ورودیهای آنالوگ و خواندن دادههای حاصل پس از پالس تبدیل بعدی، به ۱۶ ساعت در هر کانال نیاز است. تمرین خوبی است که ابتدا ورودی LTC2351-14 SCK را هدایت کنید تا از تداخل نویز دیجیتال در هنگام تصمیم گیری مقایسه بیت داخلی توسط مقایسه کننده داخلی با سرعت بالا جلوگیری شود. برخلاف ورودی CONV، ورودی SCK به جیتر حساس نیست زیرا سیگنال ورودی قبلاً نمونه برداری شده و ثابت نگه داشته شده است.

خروجی داده سریال (SDO):


پس از روشن شدن، خروجی SDO به طور خود کار به حالت امپدانس بالا بازنشانی می شود. خروجی SDO در امپدانس بالا باقی می ماند تا زمانی که یک تبدیل جدید شروع شود. SDO تا شش مجموعه ۱۴ بیتی را در جریان داده خروجی پس از سومین لبه بالارونده SCK پس از شروع تبدیل با لبه افزایشی CONV ارسال می کند. شش یا کمتر کلمه ۱۴ بیتی با دو بیت مراقبتی و دو چرخه ساعت در حالت امپدانس بالا از هم جدا می شوند. لطفاً به مشخصات تأخیر از SCK به SDO معتبر توجه کنید. SDO همیشه با لبه بالارونده بعدی SCK معتبر است. جریان داده خروجی ۱۶ تا ۹۶ بیتی با درگاه سریال ۱۶ بیتی یا ۳۲ بیتی اکثر پردازنده ها سازگار است.


#### ۲-۳- زمانبندیها


جدول (۲-۲) و شکل (۲-۲) زمان بندی قطعه را نمایش میدهند. نحوه استفاده و چگونگی شبیه سازی و زمان بندی در فصل بعد به تفصیل بیان شده است.

جدول (۲-۲): زمانبندی ADC LTC2351-14

SYMBOL	PARAMETER		
f <sub>SAMPLE(MAX)</sub>	Maximum Sampling Rate per Channel (Conversion Rate)		
t <sub>THROUGHPUT</sub>	Minimum Sampling Period (Conversion + Acquisiton Period)		
t <sub>SCK</sub>	Clock Period		
t <sub>CONV</sub>	Conversion Time		
t <sub>1</sub>	Minimum High or Low SCLK Pulse Width		
$\overline{t_2}$	CONV to SCK Setup Time		
t <sub>3</sub>	SCK Before CONV		
t <sub>4</sub>	Minimum High or Low CONV Pulse Width		
t <sub>5</sub>	SCK↑ to Sample Mode		
$\overline{t_6}$	CONV↑ to Hold Mode		
t <sub>7</sub>	96th SCK↑ to CONV↑ Interval (Affects Acquisition Period)		
t <sub>8</sub>	Minimum Delay from SCK to Valid Bits 0 Through 11		
t <sub>9</sub>	SCK↑ to Hi-Z at SD0		
t <sub>10</sub>	Previous SDO Bit Remains Valid After SCK		
t <sub>11</sub>	V <sub>REF</sub> Settling Time After Sleep-to-Wake Transition		









شكل (۲-۲): زمانبندى ADC LTC2351-14

#### ۲-۲- محاسبه سطح ولتاژ مبتنی بر دادهی دریافتی

محدوده ورودی دیفرانسیل دارای یک دامنه ولتاژ تک قطبی است که برابر با اختلاف ولتاژ در خروجی بافر مرجع VREF (پایه ۲۳) و ولتاژ در زمین است. محدوده ورودی دیفرانسیل ADC هنگام استفاده از مرجع داخلی و ولت تا ۲.۵ ولت است. ADC داخلی به این دو گره ارجاع داده می شود. این رابطه با یک مرجع داخلی و ولت تا ۲.۵ ولت است. ADC همیشه تفاوت +CH منهای +CH مستقل از ولتاژ حالت مشترک در هر خارجی نیز صادق است. ADC همیشه تفاوت +CH منهای +CH منهای +CH مستقل از ولتاژ حالت مشترک در هر جفت ورودی تبدیل می کند. شکل (+CH) ویژگیهای ورودی +CH ویژگیهای ورودی و ولتاژ در حالت مشتویم با +CH ویژگیهای ویژگیهای ویژ سفید +CH ویژگیهای ویژگیهای ویژگیهای ویژگیهای ویژگیهای ویژگیهای ویژگیهای ویژگیهای ویژ سفید گاوسی +CH ویژگیهای و



شكل (٣-٢): مشخصه انتقال LTC2351-14 در حالت تك قطبي (BIP = LOW).



شكل (۲-۴): مشخصه انتقال LTC2351-14 در حالت تک قطبی (BIP = HIGH).

### فصل ۳:

نحوه پیکربندی SPI و تعامل آن با

**ADC LTC2351-14** 

#### ٣-١- توصيف موجوديت

در اینجا ابتدا پس از معرفی سه کتابخانه اصلی، موجودیت کد به همراه پورتهای مورد نیاز تعریف شده است. کد شبیهسازی شده مطابق دیتاشیت مربوطه، در حالت MOSI میباشد که معادل حالت SDO است. ابتدا پورتهای ورودی و خروجی مورد نیاز، مطاق دیتاشیت را تعریف مینماییم. تمامی پورتهای به صورت تک بیتی تعریف شده است. CLK\_SYS توسط یک نوسانساز تولید میشود. CONV\_START که تغییر آن، محل شروع ارتباط SPI است. توجه شود نکتهای که اینجا حایز اهمیت است آن است که برخلاف ساختارهای معمول که کلاک، خروجی هست در اینجا کلاک (SCK) به عنوان ورودی در نظر گرفته شده است چرا که FPGA اینجا به عنوان تولیدکننده اصلی کلاک معرفی شده و در نهایت کلاک در قسمت تست بنچ تعریف میشود. Chip select و Chip select و Chip select و Chip select و Chip select به عنوان پورتهای خروجی تعریف شده است.

```
-- Engineer: Niloufar Dabaghi Daryan
-- Module Name: SPI MOSI/SDO Behavioral
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity SPI MOSI is
   Port (
   ----INPUTS----
          CLK SYS
                   : in STD LOGIC;
          CONV_START : in STD_LOGIC;
                    : in STD LOGIC;
   ----OUTPUTS----
          CS n
                    : out STD LOGIC;
          MOSI
                    : out STD LOGIC
      );
end SPI MOSI;
```

شکل (۱-۳): توصیف موجودیت کد.

#### ۳-۲- توصیف معماری

ابتدا سیگنالها را قبل از BEGIN معرفی می کنیم. سیس تمام پورتهای ورودی و خروجی به جز کلاک را به صورت رجیستر درآورده و یک سیگنال داخلی از هر کدام تولید میکنیم تا بتوانیم با کلاک به صورت سنکرون پیش برویم. این روش به بهینه شدن مدار و سختافزارهای موجود کمک میکند. زیرا کوتاهترین " $\cdot$ " مسیر routing را برای ما ایجاد می کند. در اینجا مقدار تا مقدار conv\_start\_int به صورت پیش فرض تعریف مے،کنیم تا با "۱" شدن آن، ارسال دادہ انجام میشود. CS\_n\_INT به صورت active low تعریف میشود. به همین دلیل مقدار اولیه آن "۱" در نظر گرفته شده است. با توجه به دیتاشیت، داده ما ۱۴ بیتی (با مقدار دلخواه) است که به صورت وکتوری تعریف می شود و قرار است تک تک بیتها به MOSI توسط counter Bit\_CNT ارسال شود که تعیین می کند کدام بیت به MOSI انتقال پیدا کند تا همه ۱۴ بیت انتقال پیدا کنند (عملیات bit select). در اینجا مقدار اولیه Bit\_CNT با مقدار باینری "۱۰۱" انتخاب شده است که معادل ۱۳ دسیمال است و میخواهیم counter را از مقدار ۱۳یکی یکی کم کنیم (کاهنده). چون انتقال دیتا به صورت MSB first و همچنین تک بیتی انجام می شود. در دیتاشیت تعریف شده است. داده دلخواه ۱۳ بیتی را توسط Data\_In تعریف می کنیم. در اینجا همچنین لازم است برای تعریف حالتهای مختلف ماشین حالت یک TYPE جدید تعریف کرده و تمام وضعیتهای (مود) مورد نیاز مطابص دیتاشیت و همچنین تاخیرهای لازم جهت رعایت زمانبندی تعریف می کنیم. کد به صورت سنکرون نوشته شده است و با هر لبه بالارونده کلاک، تغییر ایجاد شده و تغییرات با لبه بالارونده بعدی کلاک دیده می شود. به همین دلیل، برای آن که یک بیت داده را از دست ندهیم، لازم است تاخیراتی را در نظر بگیریم. سیس سیگنال مورد نظر state را از نوع FSM تعریف می کنیم.

```
architecture Behavioral of SPI_MOSI is
   ---in/outs---
  signal CONV_START_INT : STD_LOGIC :='0';
   signal CS_n_INT
                        : STD_LOGIC :='1';
                             STD LOGIC
                                        :='0';
  signal MOSI INT
                         :
  signal Data_In_INT
                            STD LOGIC VECTOR (13 DOWNTO 0) := (OTHERS => '0');
   --signal Data In INT : STD LOGIC VECTOR (23 DOWNTO 0) := (OTHERS => '0');
   ---Ccontrol signals---
  signal Bit CNT
                         : unsigned (3 DOWNTO 0)
                                                            := "1101"; ---MSB FIRST----
   --signal Bit CNT
                         : unsigned (4 DOWNTO 0)
                                                            := "10111"; ---MSB FIRST----
   ----STATES----
  type FSM is (idle, instruction, write_st, delay_instruction, delay_cs);
   signal state
                         : FSM
                                                            := idle;
                        : STD LOGIC VECTOR (13 DOWNTO 0) := "001000100000000";
  constant Data In
   --constant Data In
                            : STD LOGIC VECTOR (23 DOWNTO 0) := "001000100000000000000001";
```

شکل (۳-۲): توصیف معماری بخش اعلانات.

در اینجا وارد قسمت BEGIN می شویم. ابتدا ارجاعات مربوطه به اتصال به سیگنالهای داخلی تعریف شده  $CS_n <= CS_n$  INT و PROCESS و  $CS_n <= CS_n$  انجام می شود. یعنی در خارج PROCESS موازی انجام می شود. در نتیحه، تاخیری برای خروجیها نداریم. یک MOSI\_INT داریم که با PROCESS موازی انجام می شود کلاک حساس شده است. با اولین لبه بالارونده کلاک حساس شده است. با اولین لبه بالارونده کلاک، ورودیها دیده می شود که منجر به این می شود که مدار به صورت سنکرون عمل کند. ابتدا وروی های کلاک، ورودی ها دیده می شود که منجر به این می شود که مدار به صورت سنکرون عمل کند. ابتدا وروی های CASE و Data\_In و Data\_In و همچنین تغییرات لازم در سیگنالهای مربوطه WHEN تمامی حالتهای تعریف شده توسط ماشین حالت و همچنین تغییرات لازم در سیگنالهای مربوطه و انتقال داده را انجام می دهیم. CASE نسبت به state تعریف شده حساس است و باید حالتهای مختلف بررسی گردد.

```
begin

CS_n <= CS_n_INT;

MOSI <= MOSI_INT;

Process(CLK_SYS)

begin

if (rising_edge (CLK_SYS)) then

Data_IN_INT <= Data_In;

CONV_START_INT <= CONV_START;

----

case State is

---

PROCESS شكل (٣-٣): توصيف معماري بخص
```

ابتدا در حالت بیکاری idle قرار داریم. در این حالت مقدار '0' = MOSI\_INT و MOSI\_INT نیز مقدار اولیه ابتدا در حالت بیکاری idle قرار داریم. در این حالت مقدار '0' و MOSI\_INT و انتقال دادهای انجام نمی شود. با فعال شدن CONV\_START\_INT در واقع "۱" شدن آن، به مرحله بعدی delay\_instruction می رویم و مقدار chip select active low فعال می شود. این موضوع را ما در لبه بالارونده بعدی متوجه می شویم. در غیر این صورت آنقدر در idle میمانم تا CONV\_START\_INT فعال شود.

```
when idle =>
---
MOSI_INT <='0';
Bit_CNT <="1101";
--Bit_CNT <="10111";
---

if (CONV_START_INT='1') then
    state <= delay_instruction;
    CS_n_INT <='0';
else
    state <= idle;
    CS_n_INT <='1';
end if;
---

idle شخيري معماري بخش</pre>
```

حال در حالت delay\_instruction هستیم و اینجا فقط صبر می کنیم تا اولین بیت داده را بتوانیم انتقال دهیم. در چون اتفاقات در لبه بالارونده بعدی قابل مشاهده است و اینکار انجام می دهیم تا بیت داده از دست ندهیم. در واقع به دلیل رعایت زمان بندی دیتاشیت، اول chip select را صفر می کنیم. یک پریود صبر می کنیم و بعد کلاک را می زنیم تا بیتی را از دست ندهیم. سپس به حالت instruction می رویم و داده ها منتقل می شود. نکته ای که اینجا هست CNT از تایپ Bit\_CNT است و ما برای انجام اینکه بتوانیم شماره بیت رجیستر مشخص کنیم چون از نوع integer است پس لازم به تغییر تایپ داریم که با دستور زیر انجام شده است.

```
when delay_instruction =>
---
state <= instruction;
CS_n_INT <= '0';
MOSI_INT <= Data_IN_INT (to_integer (Bit_CNT));
Bit_CNT <= Bit_CNT - 1;
---
delay_instruction شكل (۵-۳): توصيف معماري بخش</pre>
```

Write\_st ازم به ذکر است چون در حالت MOSI هستیم پس read نداریم و حتما write داریم. در اینجا write\_st از م به ذکر است چون در حالت MOSI هستیم پس instruction جدا کردیم چون بایت اول، بایت دستورالعمل است.  $CS_n_INT$  صفر باید باشد چون داریم داده را منتقل می کنیم و برای MOSI هم مستقل از شرطها، تک تک بیتهای باید روش قرار گیرد. در ابتدا برای اینکه بایت دستورالعمل را دریافت کنیم به کمک دستور شرطی صبر می کنیم تا  $\Lambda$  بیت خوانده شود و معادل

آن است که به بیتت شماره ۶ نرسیده باشیم. اگر بعد از دریافت ۸ بیت دستورالعمل به بیت ۶ رسیدیم به مرحله بعد یعنی write\_st میرویم و Bit\_CNT را روی عدد ۵ میگذاریم. چون بیت ۱۴ تا ۶ (بایت دستورالعمل) انتقال داده شده است.

```
when instruction =>
    CS_n_INT <= '0';
MOSI_INT <= Data_IN_INT (to_integer (Bit_CNT));
    if (Bit_CNT /=6) then
        --if (Bit_CNT /=16) then
        state <= instruction;
        Bit_CNT <= Bit_CNT - 1;
else
        state <= write_st;
        --Bit_CNT <= "01111";
        Bit_CNT <= "0101";
end if;
---</pre>
```

شکل (۳–۶): توصیف معماری بخش instruction.

در اینجا نیز همچنان CS\_n\_INT صفر باید باشد و بیتها را تا رسیدن به بیت ۱۰ انتقال می دهیم و از شمارنده یکی یکی کم می کنیم. هرگاه به بیت ۲۰ که اخرین بیت هست رسیدیم، یعنی انتقال داده تمام شد، Bit\_CNT را به حالت اولیه ۱۳ بر می گردانیم و به مرحله delay\_cs می رویم.

```
when write_st =>
---
CS_n_INT <= '0';
MOSI_INT <= Data_IN_INT (to_integer (Bit_CNT));

if (Bit_CNT /=0) then
    state <= write_st;
    Bit_CNT <= Bit_CNT - 1;
else
    state <= delay_cs;
    --Bit_CNT <= "10111";
    Bit_CNT <= "1101";
end if;
---
    .write_st شخماری بخش avalous in the state of the state of
```

دلیل اینکه اینجا همزمان  $CS_n_INT$  "۰" نشده و تاخیری ایجاد کردیم، این است که چون اتفاقات در لبه بالارونده بعدی است که رخ می دهد، اگر  $CS_n_INT$  فورا "۱" شود، بیت آخر را از دست می دهیم. چون آخرین بیت مرحله قبل در اولین بیت این مرحله دیده می شود. به همین دلیل  $CS_n_INT$  را "۰" نگه می داریم. سپس  $IS_n_INT$  شده و داده کامل انتقال پیدا کرده است و در آخر،  $IS_n_INT$  را به حالت اولیه  $IS_n_INT$  بر می گردانیم.

```
when delay_cs =>
---

state <= idle;
CS_n_INT <= '0';
MOSI_INT <= '0';
Bit_CNT <= "1101";
--Bit_CNT <= "10111";

end case;
---
end if;
----
end Process;
end Behavioral;
delay_cs شكل (٨-٣) توصيف معمارى بخش
```

سپس دوباره به مرحله idle میرویم و منتظر میشویم CONV\_START "۱" شود و این الگو تکرار خواهد شد.

#### ٣-٣- توصيف تستبنچ

سیگنالهای لازم در اینجا تعریف شده است تا ما بتوانیم با فراهم کردن بستری برای ورودیها و مقداردهی به آنها، به خروجیهای مورد نظر دست یابیم.

پس از ایجاد سیگنالها، لازم است فرکانس کاری مدار را با توجه به دیتاشیت مشخص کنیم. فرکانس کاری ۱۵ گیگاهرتز معادل دوره تناوب ۶۶.۶ نانوثانیه میباشد. CLK\_SYS\_period و SCK\_period هم فرکانس هستند و فقط باهم یک اختلاف فاز ۱۸۰ درجه دارند که به دلیل رعایت زمان setup و hold میباشد.

```
--Inputs
signal CLK SYS
                       : std logic := '0';
                       : std logic := '0';
signal CONV_START
signal SCK
                        : std logic := '0';
                       : STD LOGIC VECTOR (13 DOWNTO 0) := (OTHERS => '0');
signal Data_In_INT
--Outputs
signal CS n
                       : std logic;
signal MOSI
                       : std logic;
-- Internal signal
signal SCK CONV START : std logic := '0';
-- Clock period definitions
constant CLK SYS period : time := 66.6 ns; ---15MHz
constant SCK period
                      : time := 66.6 ns; ---15MHz
```

اینجا عملیات PORT MAP انجام میدهیم. سیگنالها را ارجاع میدهیم. سپس کلاکها را با دستور PROCESS ایجاد میکنیم. SCK\_CONV\_START\_Pro به این دلیل است که بدانیم کلاک چه زمانی شروع می شود و بی دلیل کلاک به مدار ندهیم و توان اضافی مصرف نکنیم. با زمان بندی دلخواه آن را می سازیم.

شکل (۳-۱): توصیف معماری تستبنچ بخش پریود کلاک.

```
BEGIN
   -- Instantiate the Unit Under Test (UUT)
  uut: entity work.SPI_MOSI PORT MAP (
         CLK_SYS => CLK_SYS,
          CONV START => CONV START,
         SCK => SCK,
         CS n => CS n,
         MOSI => MOSI
       );
   -- Clock process definitions
  CLK SYS process :process
     CLK_SYS <= '0';
      wait for CLK_SYS_period/2;
     CLK SYS <= '1';
     wait for CLK SYS period/2;
  end process:
   --- SCK start generator
  SCK_CONV_Start_Pro: process
  begin
     SCK_CONV_START <= '0','1' after 632.7ns,'0' after 1520ns, '1' after 1740ns, '0' after 2700ns;
  end process SCK CONV Start Pro;
```

```
---SCK generator
  SCK Pro: process
  begin
     if (SCK_CONV_START
                        = '1') then
        SCK <= '0';
        wait for SCK_period/2;
        SCK <= '1';
        wait for SCK period/2;
        SCK <= '0';
        wait until SCK_CONV_START = '1';
     end if;
  end process SCK_Pro;
  ---CONV_START generator
  start Pro: process
  begin
     CONV_START <= '0','1' after 490ns,'0' after 530ns, '1' after 1630ns, '0' after 1670 ns;
  wait;
  end process start_Pro;
END;
```

شکل (۳-۱۱): توصیف معماری تستبنچ بخش مقداردهی به ورودیها.


در فصل بعد، به چگونگی کارکرد پروتکل SPI و همچنین خروجیهای آن میپردازیم.

# فصل ۴:

شبیهسازی و بررسی نتایج


#### ۲-۱- شبیهسازی و نتایج خروجی

در اینجا نتایج انتقال داده که به درستی در زمانبندی مربوطه انجام شده است را مشاهده می کنیم. پریود کلاک مطابق توضیحات بیان شده و همچین با توجه به دیتاشیت ۶۶۶ نانوثانیه است. CONV\_START در کلاک مطابق توضیحات بیان شده و همچین با توجه به دیتاشیت ۴۹۰ نانوثانیه این موضوع را ۴۹۰ نانوثانیه اتفاق می افتد. اما کد در لبه بعدی بالارونده کلاک یعنی در ۲۹۰۵۰۰ نانوثانیه این موضوع را متوجه می شود و عملیات رجیستر شدن (CONV\_START\_INT) در این مرحله انجام می شود. ما در حالت idle بیکار منتظر این هستیم که ۲۹۹٬۵۰۰ "۱" شود. حال که در ۴۹۹٬۵۰۰ نانوثانیه در نانوثانیه در کلاک بالارونده بعدی یعنی در delay\_instruction می می شویم و از حالت idle به حالت بعدی delay\_instruction می رویم.




شکل (۴-۱): نمایش خروجیها در حالت idle و delay\_instruction.

همچنین cs\_n " در ۵۶۶٬۱۰۰ می شود و یک پریود زمانی طول می کشد تا کلاک شروع به خوردن می کند تا مصرف توان نیز بهینه شود و بی دلیل کلاک نزنیم. هنگامی که در مرحله delay\_instruction هستیم، در لبه بالارونده بعدی اولین بیت داده یعنی "۰" را در MOSI قرار می دهیم و یکی از Bit\_cnt کم می کنیم. یک پریود زمانی صبر می کنیم و سپس کلاک در ۶۳۲٬۷۰۰ جایی که SCK\_CONV\_START "۱" شده است شروع می شود. SCK\_CONV\_START یک سیگنال داخلی است که در تستبنچ ایجاد کردیم و گفتیم زمانهایی که "۱" می شود کلاک بخورد و اگز "۰" است صبر کنیم تا "۱" شود تا مصرف توان مدیریت شود. دارند. sck نیز همانظور که بیان شد، با clk\_sys هم فرکانس هستند و فقط باهم یک اختلاف فاز ۱۸۰ درجه دارند. حال در مرحله instruction هستیم. مقدار داده در نظر گرفته شده "۰۰۰۰۰۰۰۰۰" است و انتقال MSB FIRST انجام می شود.



instruction شکل (۲-۴): نمایش خروجیها در حالت

باید به این نکته همواره توجه داشته باشیم که باید لبه به لبه صبر کنیم تا تغیررات اعمال شده قابل مشاهده باشد. در لبه بعدی بیت "۱" گرفته و در لبه بعدی بیت سوم که "۱" را می گیرد. سپس ۵ تا "۰" و یک "۱" و یک "۰" دریافت می کنیم که همگی به درستی در زمان درست دریافت شدهاند. پس از اینکه بایت اول دریافت شد، به مرحله قبلی می write\_st می رسیم. اولین بیت عرحله قبلی دریافت شد، به مرحله تدریافت شد، به مرحله تعنی instruction است. در write\_st بیتهای باقی مانده را انتقال می دهیم و کار به اتمام می رسد.



شکل (۳-۴): نمایش خروجیها در حالت write\_st و delay\_cs.

روند فوق برای دادههای بعدی و کانالهای دیگر قابل تعمیم است.