
1/25/2023



# VHDL Project Report

# Marziye Pandi & Mostafa Moghaddas

MASTER STUDENT IN COMPUTER SYSTEMS ARCHITECTURE STUDENTID: 400721019 & 400721055




#### مقدمه:

هدف این پروژه طراحی یک FPGA میباشد که در اینجا قرار است به عنوان MAC به عنوان Parallel به ارتباط برقرار کند و اطلاعاتی که DAC نیاز دارد را برای آن تولید کرده و در قالب دو مدل SPI و Parallel به آن ارسال و یا از آن دریافت کند. در طراحی SPI باید به این نکته دقت داشت که در هر کلاک امکان ارسال یک بیت دیتا فراهم است و اینکه برخلاف باقی SPI ها، در این مدل از MOSI/MISO استفاده نمی شود و روش ارتباط SDIO به صورت inout تعریف می شود.

FPGA از طریق پروتکل SPI، حداکثر یک دیتای 40 بیتی را برای master ارسال می کند یا از آن دریافت می FPGA می کند. این دیتا شامل 8 بیت پرارزش دستورالعمل و 32 بیت دیتا است که این دیتاها هرکدام محتوای رجیسترهایی است که آدرس آن را در 8 بیت دستورالعمل برای تراشهی مقصد فراهم کردهایم. در این پروژه برای شبیه سازی از داده های دلبخواهی برای testbench استفاده شده است که این داده ها بر اساس مدل گفته شده در datasheet به دست آمده است.

در ادامه بعد از مقداردهی اولیه به رجیسترها با استفاده از 15 پایه ی 14 ،FPGA بیت دیتا و یک بیت کلاک برای تراشه ی مقصد از طریق 14 ارسال می شود به این دلیل که تراشه ی slave دارای رزولوشن 14 بیتی است و برای تبدیل دیجیتال به آنالوگ، نیاز به 14 بیت دیتای دیجیتال دارد که 14 برای آن فراهم می کند.

حال که با روش انجام پروژه آشنا شدیم در ابتدا به طراحی و کد نویسی SPI میپردازیم و سپس parallel را بررسی میکنیم. همچنین دیاگرام عملکردی DAC را در ادامه باهم میبینیم.



# پروتكل SPI

در AD9117 دو مرحله برای یک چرخه ارتباطی وجود دارد. فاز اول چرخه دستورالعمل است که در این مرحله یک بایت دستورالعمل در 8 لبه ی بالارونده ی اول SCLK به DAC منتقل می شود که این یک بایت دارای اطلاعاتی می شود که این یک بایت دارای اطلاعاتی همچون mode خواندن یا نوشتن در بیت MSB، تعداد بایت انتقال دیتا در بیتهای 6 و 5 و همچنین آدرس اولین رجیستر که قرار است program بشود.

#### بايت دستورالعمل

همان طور که گفته شد، این بایت در ابتدای چرخهی ارتباطی است که به دستگاه مقصد یا Slave می فهماند که این دیتای واردشده چه کاری می خواهد انجام دهد.

MSB

DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
R/W'	N1	N0	A4	A3	A2	A1	A0

بیت 7 از بایت دستورالعمل تعیین می کند که آیا انتقال داده خواندن یا نوشتن پس از نوشتن بایت دستورالعمل اتفاق می افتد. منطق 1 یک عملیات خواندن را نشان می دهد.

N1 و N0 (بیت 6 و بیت 5 از بایت دستورالعمل) تعداد بایتهایی را که باید در چرخه انتقال داده منتقل شوند N1 تعیین می کنند. اگر N1 بایت منتقل می شود و اگر N1 بایت داده منتقل می کند.

A1 ،A2 ،A3 ،A4 و A0 تعیین می کنند که در طول بخش انتقال داده چرخه ارتباطات به کدام رجیستر دسترسی پیدا می شود. برای انتقال چند بایتی، این آدرس بایت شروع است. آدرسهای رجیستر زیر به صورت داخلی توسط AD9117 بر اساس بیت LSBFIRST تولید می شوند (رجیستر 0x00، بیت 6).

# نقشه رجيستر SPI

در ادامه در جدول زیر، مقادیر اولیهی رجیستر ها و محتوای هر بیت از آنها نشان داده می شود.

به دلیل اینکه مقداردهی و تولید دیتا برای تمام رجیسترها دشوار بود دیتا و آدرس آنها به صورت دستی در testbench نوشته شد و به دلیل آنکه برای انتقال دیتای Parallel با یک دیتاباس 14 بیتی به محتوای رجیستر testbench نوشته شد و به دلیل آنکه برای انتقال دیتای Data Control نیاز بود، در testbench فقط مقادیری به عنوان ورودی وارد شد که این رجیستر را آدرس دهی و مقداردهی کند.

Name	Addr	Default	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0		
SPI Control	0×00	0x00	Reserved	LSBFIRST	Reset	LNGINS	Reserved					
Power-Down	0×01	0x40	LDOOFF	LDOSTAT	PWRDN	Q DACOFF	IDACOFF	QCLKOFF	ICLKOFF	EXTREF		
Data Control	0×02	0x34	TWOS	Reserved	IFIRST	IRISING	SIMULBIT	DCI_EN	DCOSGL	DCODBL		
I DAC Gain	0×03	0x00	Reser	ved	I DACGAIN[5:0]							
IRSET	0×04	0x00	IRSETEN	Reserved	IRSET[5:0]							
IRCML	0×05	0x00	IRCMLEN	Reserved	IRCML[5:0]							
Q DAC Gain	0×06	0x00	Reser	ved	Q DACGAIN[5:0]							
QRSET	0×07	0x00	QRSETEN	Reserved	QRSET[5:0]							
QRCML	0×08	0x00	QRCMLEN	Reserved	QRCML[5:0]							
AUXDAC Q	0×09	0x00			QAUXDAC[7:0]							
AUX CTLQ	0x0A	0x00	QAUXEN	QAUXI	RNG[1:0]	QAUXOFS[2:0]			QAUXDAC[9:8]			
AUXDACI	0x0B	0x00	IAUXDAC[7:0]									
AUX CTLI	0x0C	0x00	IAUXEN	IAUXR	NG[1:0]		IAUXOFS[2:0	)]	IAUXDAC[9:8]			
Reference Resistor	0x0D	0x00	Reser	ved		RREF[5:0]						
Cal Control	0×0E	0x00	PRELDQ	PRELDI	CALSELQ	CALSELI	CALCLK	DIVSEL[2:0]				
Cal Memory	0x0F	0x00	CALSTATQ	CALSTATI	Res	erved	CALMEMQ[1:0]		CALMEMI[1:0]			
Memory Address	0×10	0x00	Reserved		MEMADDR[5:0]							
Memory Data	0xII	0x34	Reserved		MEMDATA[5:0]							
Memory R/W	0×12	0x00	CALRSTQ	CALRSTI		CALEN	SMEMWR	SMEMRD	UNCALQ	UNCALI		
CLKMODE	0×14	0x00	CLKMOI	DEQ[1:0]		Searching Reacquire CLKMODEN			CLKMC	DEI[1:0]		
Version	0×1F	0x0A		Version[7:0]								

#### توضیحات کد نویسی SPI SDIO

پروتکل SPI در FPGA به یک کلاک برای کار کردن نیاز دارد که این کلاک را از سیستم می گیرد که به آن slave به یک کلاک برای SPI تعریف می کنیم همچنین برای ارتباط با SPS نیاز در CLK\_SYS می گوییم و آن را به صورت ورودی برای SCLK تعریف می کنیم همچنین برای ارتباط برقرار کند که به همین منظور کلاکی به اسم SCLK تعریف به یک کلاک است تا بتواند با تراشه مقصد ارتباط برقرار کند که به همین منظور کلاکی به اسم SPI تعریف کردیم که باید به صورت خروجی باشد که این کلاک را یک oscillator برای SPI فراهم می کند اما در این پروژه به این دلیل که بنابراین بود که SCLK را در testbench مقدار دهیم به همین دلیل آن را ورودی تعریف کردیم.

در ادامه یک سیگنال 40 بیتی تعریف میکنیم که همان دیتایی است که FPGA برای تراشه مقصد میفرستد یا از آن دریافت میکند که در ادامه بیشتر به این دیتا میپردازیم. سپس یک سیگنال START تعریف میکنیم تا از تباط را برقرار کنیم.

در ادامه می بایست یک سیگنال کنترلی برای SDIO داشته باشیم که این سیگنال مشخص می کند چه زمان SDIO در حالت ورودی باشد و یا اینکه چه زمانی این پورت به صورت پورت خروجی عمل کند و از این سیگنال SDIO در حالت ورودی باشد و یا اینکه چه زمانی این پورت به صورت پورت خروجی عمل کند و از این سیگنال SDIO در SDIO است و SDIO است و SDIO است و SDIO است و SDIO استفاده می کنیم. همچنین یک سیگنال SDIO تعریف می شود که همان SDIO است و

 $CS_n$  با آن تراشه مشغول ارتباط است و با همین سیگنال FPGA با آن تراشه مشغول ارتباط است و با همین سیگنال Slave می توان چندین تراشه Slave را با Slave مرتبط کرد.




Figure 1 - 1 Master N Slave

درنهایت ENTITY قسمت SPI به شرح زیر تعریف میشود که هم در اینجا و هم در کل پروژه تلاش شده با کامنت نویسیهای متناسب کدها خواناتر شوند و درک آنها راحتتر گردد.

```
entity SPI_SDIO is
   Port(
        --inputs
       CLK SYS
                      : in STD LOGIC;
        SCLK
                       : in
                            STD_LOGIC;
                            STD_LOGIC_VECTOR (39 downto 0);
       Data_In
                       : in
                               STD LOGIC;
       Start
                       : in
       --outputs
       CS n
                       : out
                               STD LOGIC;
                               STD_LOGIC;
       RW_CTL
                       : out
        --inout
        SDIO
                       : inout STD LOGIC
   );
end SPI_SDIO;
```

حال که ENTITY تعریف شد به سراغ نوشتن یک توصیف رفتاری برای این ENTITY میرویم و قبل از آن این خروجی (بهجز کلاکها و این نکته حائز اهمیت است که بهتر است یک سیگنال میانی برای پورتهای ورودی و خروجی (بهجز کلاکها و ورودی خروجی (inout)) تعریف کنیم که با این کار به دو قابلیت دست پیدا میکنیم.

- 1. عمل routing برای پیادهسازی بهتر صورت می گیرد.
- 2. باعث میشود این سیگنالهای میانی با کلاک سنکرون شوند که کار طراحی و شبیهسازی را سادهتر می کند.


سپس به دلیل نیازمندیهای داخل طراحی یک سری سیگنال دیگر به مانند RX\_Data تعریف می شود و زمانی از آن استفاده می شود که SPI در حالت read قرار گرفته باشد و از slave به صورت بیت به بیت دیتا دریافت کند که این دیتا در این رجیستر ذخیره می شود. همچنین سیگنالی به نام Inst\_byte برای رجیستر کردن دستورالعمل نیاز است که به صورت 8 بیتی به اندازه بایت دستورالعمل تعریف می شود.

یکی دیگر از سیگنالهایی که برحسب نیاز تعریف می کنیم CNT\_Limit است که بر اساس مقادیر درون 8 بیت دستورالعمل مشخص می کند چه تعداد بیت باید منتقل شود به همین دلیل با نظر به اینکه ما روش انتقال اطلاعات را بهصورت MSB first در نظر گرفتیم، پس از 32 بهصورت نزولی می شمارد و اگر قرار به ارسال و دریافت یک بایت دیتا باشد تا 24، دو باید دیتا تا 16، سه بایت دیتا تا 8 و چهار بایت دیتا تا صفر می شمارد و به عبارتی حدومرز شمارش را مشخص می کند.

دیگر سیگنالی که برای محقق شدن ارتباط بین FPGA و تراشه مقصد تعریف می شود، سیگنال Tx است که کار آن مشابه عملکرد SPI است اما چون در این پروژه ما فقط SDIO در اختیارداریم پس با این سیگنال انتقال دیتا را به Slave فراهم می کنیم. دلیل دیگر استفاده از این سیگنال این است که نرمافزار Slave به هنگام داود در بنویسیم و بخوانیم. داین مضمون می دهد که نمی توان هم زمان روی یک پورت بنویسیم و بخوانیم.

درنهایت یک سیگنال شمارنده به نام BIT\_CNT تعریف میکنیم که نهایتاً تا 32 میشمارد و وظیفه ی کنترل آن بر عهده ی unsigned است و به دلیل اینکه این سیگنال را از نوع VUMERIC\_STD تعریف کردیم، از NUMERIC\_STD

به علت اینکه SPI می تواند در حالتهای مختلفی باشد نیاز است که یک ماشین حالت برای آن تعریف گردد که بر اساس رخدادهایی وضعیت آن تغییر کند و وارد حالتهای دیگر شود که این حالتها در کد مشخص است و زمان استفاده از آنها را نیز در بدنهی process می بینیم. همچنین ماشین حالت آن معادل شکل زیر است.



حال که تمام سیگنالها و ماشین حالت را تعریف کردیم، کد آن را در ادامه قرار میدهیم.

```
--SPI Input/Output Register
                                                               := '1';
    signal CS_n_INT : STD_LOGIC
    signal RW_CTL_INT : STD_LOGIC
                                                               := '0';
    signal Data_In_INT : STD_LOGIC_VECTOR (31 downto 0) := (others => '0');
    signal Start_INT : STD_LOGIC
                                                               := '0';
    --SPI Internal Signals
    signal RX_Data : STD_LOGIC_VECTOR (31 downto 0) := (others => '0');
    signal Inst_Byte : STD_LOGIC_VECTOR (7 downto 0) := (others => '0');
signal CNT_Limit : unsigned (4 downto 0) := (others => '0');
signal Tx : STD_LOGIC := 'Z';
    --SPI Counter
    signal Bit_CNT : unsigned (4 downto 0) := "00111";
    --SPI State
          FSM is (idle, instruction, write_s, read_s, delay_instruction,
    type
delay_read);
    signal State : FSM
                                                               := idle;
```

در مرحلهی بعد برای استفاده ی درست از SDIO، یک مدار ترکیبی با استفاده از read و write کنترل تشکیل می دهیم که نشانگر این است که SDIO در چه زمان در کدام حالت باشد.

SDIO زمانی در حالت خروجی است و سیگنال Tx را به تراشه مقصد میفرستد که  $RW\_CTL$  صفر باشد پس با این کدی که در زیر داریم بدین گونه به SDIO مقدار میدهیم.

```
CS_n <= CS_n_INT;

RW_CTL <= RW_CTL_INT;

SDIO <= Tx when RW_CTL_INT = '0' else 'Z';
```

حال که این کد را در اینجا داریم میبایست در testbench دقیقاً عکس آن را بنویسیم که این کار بهدرستی انجامشده است که در ادامه مقداردهی به آن را میبینیم.

یکی از دلایلی که باعث شد رجیسترهای خروجی  $CS_n$  و  $CS_n$  در قسمت concurrent نوشته شوند این است که اگر درون process بود حساس به کلاک می شد و با یک کلاک تأخیر به خروجی منتقل می شد.


در ادامه وارد process می شویم و این process را حساس به کلاک تعریف می کنیم و در ادامه شرط حساس به لبه ی بالارونده را برای آن می گذاریم و بعد رجیسترهای ورودی را مقداردهی می کنیم که در اینجا ما دیتای ورودی 40 بیتی را تقسیم کرده و درون دو رجیستر متفاوت ریخته یم به این صورت که بایت دستورالعمل در lnst\_byte و دیتا درون Data\_In\_INT ریخته می شود.

برای ساده شدن سختافزار و طراحی از دستور when به جای if استفاده می کنیم چراکه if های تودرتو می ساده شدن سختافزاری if به سریالی شبیه سازی می شود مدار را پیچیده می کند به دلیل اینکه در پیاده سازی سختافزاری، if به صورت سریالی شبیه سازی می شود در صورتی که case موازی است و استفاده از case سرعت مدار را بالا می برد به همین دلیل برای پیاده سازی ماشین حالت، از Case when استفاده کرده ایم.

اولین حالت که SPI در شروع درون آن قرارداد حالت idle یا بیکار است و درون آنیک سری سیگنالهایی تعریف می شود در این دستورات if باید مقداردهی شوند.

ابتدا در حالت بیکار سیگنالهایی که حساس به سیگنال شروع نیستند را خارج آن تعریف می کنیم و سپس به شرط شروع یا State سیگنال State را تغییر می دهیم که نشانگر عوض شدن حالت مدار است و در ادامه start\_INT شروع یا Active low می شود اما در میانه ی راه قبل از ورود به حالت بعدی یکسری دستوراتی قوار می دهیم که بر اساس بیتهای 5 و 6 دستورالعمل مشخص می کند که دیتای ارسالی قرار است چند بایت باشد و بر اساس آن محدوده ی CNT\_Limit را تعیین کند. در ابتدا این دو بیت را به یک عدد صحیح تبدیل می کنیم و بر اساس آن Case when می نویسیم که با توجه به مقدار آن، مشخص می شود که از 32 تا چه عددی می شمارد و آن عدد را مجدد به unsigned بیتی تبدیل می کند.

حال در قسمت else اگر شرط دلخواه فراهم نشد همچنان در حالت idle بماند و CS را 1 بگذارد و همچنین حدود  $CNT_Limit$  را تا صفر بگذارد.



درون شبیه سازی نیز مشخص است که درون حالت idle مانده ایم و زمانی که Start\_INT مقدار یک گرفته تغییر حالت داده ایم.

نکتهی مهم: همانطور که در کد مشخص است، process حساس به کلاک است و در هر لبهی بالاروندهی کلاک تغییرات را مشاهده می کند و این تغییرات در لبهی بالاروندهی بعدی اعمال می شود که در همین شکل هم قابل مشاهده است که سیگنال شروع در زمان 500 نانوثانیه یک شده ولی در زمان 540 نانوثانیه وارد حالت بعد

می شویم. پس باید دقت شود که اگر در حال انتقال دیتا بودیم این تأخیرها را در نظر بگیریم که دچار loss نشویم.

حالت بعدی که مطابق ماشین حالت وارد آن می شویم State است که تأخیری ایجاد کند و سپس وارد مرحله ی بعد شود. در این State چون یک دستورالعمل در حال انتقال و نوشته شدن روی تراشه ی مقصد است، پس  $RW_{CTL}$  باید صفر باشد تا بتوانیم روی آن بنویسیم چون 8 بیت دستورالعمل همیشه در حالت Write است. حال نکته ی مهم این است که در همین مرحله برنامه می ریزد که اولین بیت inst\_byte را به slave منتقل کند و این عملیات در لبه ی بالارونده ی بعدی اجرایی می شود که این گفته نیز در شکل 1 پیداست و در 580 نانوثانیه است که SDIO از حالت Z خارج می شود و مقدار صفر را می گیرد که مطابق داده ای که ارسال کردیم، بیت اول آن صفر است. اما نکته ی قابل توجه این است که این دیتا در ثانیه ی SCLK می شود اما به دلیل SCLK و SCLK موجود، با لبه ی بالارونده ی SCLK که را آن زمان دقیقاً در وسط دیتا است، آن را می خواند.


نکتهی مهم: اولین بیتی که در هر state مشاهده میشود در اصل آخرین بیتی است که از state قبلی باید منتقل میشده.

در ادامه در State ای که قرار داریم، از BIT\_CNT یک مقدار کم میشود چون یک بیت دیتا منتقل شده و در ادامه چون گفته شد که تمام سیگنالها میبایست درون if مقدار دهی شوند، مقدار CNT\_Limit را برابر خودش قرار میدهیم.

بعدازاین، وارد state بعدی که instruction است می رویم و در اینجا باید دیتای inst\_byte را به slave ارسال است می اما باید دقت شود که یک بیت دیتا قبلاً ارسال شده پس کنیم پس سیگنال Tx را برابر inst\_byte قرار می دهیم اما باید دقت شود که یک بیت دیتا قبلاً ارسال شده پس inst\_byte را به Tx می دهیم و در ادامه  $BIT\_CNT$  را به int تبدیل می کنیم که حال مقدار 0 را دارد و این مقدار را به 0 می در ادامه تا زمانی که شمارنده صفر می بایست یک شرطی بگذاریم که تا چه زمان این کار انجام پذیرد که در یک حلقه تا زمانی که شمارنده صفر نشده در این 0 می ماند و تمام 0 inst\_byte را به مقصد منتقل می کند و زمانی که صفر شد مقدار آن را به 0 بازمی گرداند که عملاً مقدار عددی 0 است.


حال در اینجا به یک دوراهی برمیخوریم که اگر بیت پرارزش inst\_byte صفر یا یک بود به کدام حالت وارد شود. اگر این بیت صفر بود باید وارد مرحله write بشویم و در غیر این صورت نشانهی این است که قرار است عملیات خواندن صورت بپذیرد پس برای خواندن آماده میشویم.

مسئلهای که هست این است که SCLK در ابتدا صفر است و تا زمانی که CS صفر نشده SCLK تولید نمی شود که در توان صرفه جویی شود و بعداز آن کلاک SCLK زده می شود.



در اینجا نیز مشخص است که در state ای که قرار داریم تمام inst\_byte از طریق SDIO منتقل می شود که چون ما در testbench آن دیتایی که در عکس مشخص است را به ورودی داده ایم همان ها در هر کلاک SCLK به slave منتقل می شوند.

چون در این مثال، بعدازاین مرحله وارد استیت write\_s میشود ما هم کد این مرحله را بررسی می کنیم. مطابق BIT\_CNT می شود، پس شرطی می گذاریم که slave به مقصد منتقل شود، پس شرطی می گذاریم که قبل تر نیز به به اندازه ی یک بایت دیتا می شمارد و دیتا را وارد slave می کند که این کار مشابه کارهایی هست که قبل تر نیز انجام داده ایم.




DAC ورمانی که وارد write\_S state شده ایم به عبارتی در حال نوشتن روی SDIO هستیم که این دیتارا به write\_S state بفرستد. در زمان 860 نانوثانیه وارد حالت بعد شدیم و گفته بودیم که اخرین بیت حالت قبلی در این زمان از DAC به سمت DAC میرود پس اولین بیت دیتا که میخواهد ارسال شود در زمان 860 توسط FPGA دیده میشود و در لبه ی بالارونده ی بعدی ارسال میشود که همانطور که مشخص است دیتای 10100010 قرار است منتقل شود و اولین بیت آن در زمان 900 نانوثانیه منتقل میشود که در آن زمان DAC مقدار یک را داراست و بعد ازآن صفر و مجددا یک میشود که نشانه ی این است که به درستی دیتا را به DAC میفرستد.

زمانی که عملیات این state به پایان رسید یعنی زمانی که شمارنده بهاندازه ی محدودیتی که بر اساس تعداد بایتها گذاشتیم شمارد، SPI وارد حالت اولیهی خود یعنی idle میشود و همچنین CS یک میشود و منتظر ارسال دیتای جدید میماند.

در Testbench دیتای بعدی که وارد کردیم بیت اول آن یک است که به عبارتی SPI را در حالت read میبرد. SPI در این حالت SPI میرویم و در اینجا مقدار در این حالت قبل از اینکه وارد مرحله و خواندن برویم ابتدا به حالت SDIO میرویم و در اینجا مقدار Tx را T قرار میدهیم که با دیتای صفر یا یک اشتباه نشود و چون در این حالت SDIO ورودی است پس در Tx مقداری برای آن مشخص می کنیم.

پیش تر نیز گفته بودیم که در این حالت همه ی کارها برعکس پیش می روند و از SDIO اطلاعات بیت به بیت  $RX_{CNT}$  افتام می  $RX_{CNT}$  دخیره می کنیم که این کار را مجدداً با استفاده از شمارنده ی  $RX_{CNT}$  افتام می دهیم و اولین بیت در همین مرحله برای ارسال به  $RX_{CNT}$  آماده می شود و در لبه ی بالارونده ی بعدی  $RX_{CNT}$  آن را می خواند و سپس به مرحله ی بعدی که  $RX_{CNT}$  است وارد می شویم.



به دلیل اینکه در این حالت SDIO که چندی پیش خروجی بود حال نقش ورودی دارد پس سیگنال کنترلی  $RW\_CTL$  یک می شود که نشانه ی این است که این پورت حال به صورت ورودی عمل می کند و دیتای خود را از testbench می گیرد که اگر به تغییرات شکل موج SDIO توجه شود همان دیتایی که در  $RX\_Data$  تولید می شود را در هر لبه ی کلاک می گیرد و درون  $RX\_Data$  می ریزد

این مرحله نیز مشابه write\_S است با این تفاوت که در حال خواندن از slave است و مانند آن تا زمانی که دیتا تمام نشده آن را میخوانیم و درنهایت وارد حالت idle میشویم و منتظر دیتای جدید می مانیم.

مواردی که شبیهسازی شد درنهایت با گفتههای datasheet مقایسه شد که قرار این بود که شکل زیر در شبیهسازی به دست آید.




Figure 85. Serial Register Interface Timing, MSB First Write

شکل فوق برای حالتی است که قرار است write صورت بپذیرد که اگر با شکلهای شبیهسازیشده مقایسه شود مشخص میشود که برای دستورات نوشتن دقیقاً به همین شکل صورت میپذیرد.

همچنین برای دستورات خواندن نیز مطابق شکل بعد است که قابلمشاهده است.




Figure 86. Serial Register Interface Timing, MSB First Read

### توضيحات testbench

در testbench تمام سیگنالهایی که در کد اصلی تعریفشدهاند را با مقدار آنها در قسمت declaration تعریف کردهایم که با کامنت گذاری ماهیت هرکدام از آنها مشخص است.

ازآنجاییکه در Datasheet گفته شده سیستم با کلاک 25MHz کار میکند پس در testbench این مقادیر را 40 نانوثانیه تعریف کردیم.

پیش تر گفته بودیم که برای صرفهجویی در توان، بهتر است SCLK زمانی که  $CS_n$  صفر بود شروع به کلاک زدن کند به همین منظور یک سیگنال میانی به نام  $SCLK_S$ tart در  $SCLK_S$ در فراهم می کنیم که وظیفه ی آن همین است که در زمان صفر شدن  $SCLK_S$  فعال شود که مقادیر آن به ازای زمانهایی که دیتا برای انتقال می آید در فقط نوشته شده است. حال از همین سیگنال برای تولید کلاک  $SCLK_S$  استفاده شده است که فقط زمانی مقادیر  $SCLK_S$  تغییر می کند که این سیگنال فعال باشد و در غیر این صورت کاری انجام نمی دهد.

همچنین در اینجا CLK\_SYS هم مقداردهی می شود که صفر و یک شدن آن نیز در قالب کد زیر انجام شود.

```
CLK_SYS_Pro : PROCESS
begin
    clk_sys <= '0';
    wait for (CLK_SYS_period/2);
    clk_sys <= '1';
    wait for (CLK_SYS_period/2);
end process CLK_SYS_Pro;</pre>
```

یکی دیگر از سیگنالهایی که باید آن را مقداردهی می کردیم سیگنال start بود که با توجه به مدتزمان طول testbench کشیدن انتقال اطلاعات و بررسی فواصل زمانی، زمانهای مناسبی برای آنها انتخاب شد که در قابل مشاهده است. اما به دلیل اینکه این سیگنال با کلاک سنکرون نیست، یک سیگنال دیگر از روی آن ساختیم که این سیگنال به صورت سنکرون عمل می کند که باعث شبیه سازی بهتر مدار می شود.

همچنین یک سری دیتا در فواصل زمانی مختلف برای آزمودن انتقال اطلاعات از یک بایت تا 4 بایت در Testbench تعریفشده است و زمانبندیها بر اساس زمان انجام این انتقالها در نظر گرفتهشده است.

درنهایت مهمترین بخش testbench نوشتن مدار ترکیبی برای SDIO است مشابه چیزی که در کد اصلی نوشته شده بود. درصورتی که  $RW\_CTL$  برابر صفر باشد به این معناست که SDIO خروجی ست و از کد اصلی برای آن مقدار فراهم می شود پس در اینجا Z می شود و اگر I بود شروع به دریافت اطلاعات می کند که این اطلاعات دلخواه درون I تعریف می شود.

# parallel موازی یا Databus

مطابق مطالب گفتهشده در datasheet، یک باس موازی 14 بیتی دیتای موردنیاز DAC را فراهم می کند که وظیفه ی ما این است که این مسیر را برای DAC از طریق FPGA فراهم کنیم.

همانطور که مشخص است این DAC دو کاناله ست که برای جلوگیری از نویز، دیتا را در دو کانال بررسی Double data میکند برای همین ما نیز دو کانال دیتا را وارد منطقی به اسم ODDR کنیم که خروجی را FPGA التفاده میکنیم و همچنین کلاک DCLKIO را PGGA را DCLKIO برای DCLKIO دیگر این کلاک را تولید میکنیم و به عبارتی DAC برای DAC فراهم میکند پس به همین دلیل با یک ODDR دیگر این کلاک را تولید میکنیم و به عبارتی clock forwarding انجام میدهیم که یکی از قابلیتهای ODDR ها است. همچنین خروجی هرکدام از


ODDR ها وارد بافرهای خروجی می شود که برای پیاده سازی سخت افزاری، مناسب است که خروجی ODDR از این طریق به PAD وارد شود که این کار جلوی خطاهای پیش بینی نشده را می گیرد. کد موارد گفته شده به صورت زیر است که با استفاده از Language template های آماده vivado نوشته شده است.

```
DCLKIO ODDR inst : ODDR
   generic map(
       DDR_CLK_EDGE => "OPPOSITE_EDGE", -- "OPPOSITE_EDGE" or "SAME_EDGE"
       INIT => '0', -- Initial value for Q port ('1' or SRTYPE => "SYNC") -- Reset Type ("ASYNC" or "SYNC")
                                      -- Initial value for Q port ('1' or '0')
   port map (
                  => DCLKIO_INT, -- 1-bit DDR output
       Q
                  => DCLK_125MHz_P_90_I, -- 1-bit clock input
                 => '1',
                                       -- 1-bit clock enable input
       D1
                  => '0',
                                       -- 1-bit data input (positive edge)
                  => '1',
                                       -- 1-bit data input (negative edge)
                 => '0',
                                       -- 1-bit reset input
                  => '0'
                                       -- 1-bit set input
   );
--OBUF instantiation for DCLKIO
OBUF_inst : OBUF
generic map (
   DRIVE
                => 12,
   IOSTANDARD
                => "DEFAULT",
   SLEW
                 => "SLOW")
port map (
                 => DCLKIO_0,
                                     -- Buffer output (connect directly to top-level
  0
port)
                 => DCLKIO INT -- Buffer input
I
);
--ODDR instantiation for I and Q Data
Data Bus Gen : for i in 13 downto 0 generate
  Data Bus ODDR inst : ODDR
  generic map(
     DDR_CLK_EDGE => "OPPOSITE_EDGE", -- "OPPOSITE_EDGE" or "SAME_EDGE"
     INIT => '0',
                                       -- Initial value for Q port ('1' or '0')
                 => "SYNC")
     SRTYPE
                                      -- Reset Type ("ASYNC" or "SYNC")
  port map (
                => Data_Bus_Int(i), -- 1-bit DDR output
     Q
     C
                 => DCLK_125MHz_P_I,
                                      -- 1-bit clock input
     CE => '1', -- 1-bit clock enable input
```

```
D1
                   => I_DAC_I(i),
                                         -- 1-bit data input (positive edge)
     D2
                   => Q_DAC_I(i),
                                          -- 1-bit data input (negative edge)
                   => '0',
     R
                                          -- 1-bit reset input
     S
                   => '0'
                                          -- 1-bit set input
  );
end generate Data_Bus_Gen;
                                          -- End of ODDR inst instantiation
--OBUF instantiation for I and Q Data
Data_Bus_OBUF_Gen : for i in 13 downto 0 generate
  OBUF inst : OBUF
  generic map (
     DRIVE
                  => 12,
                 => "DEFAULT",
     IOSTANDARD
                  => "SLOW")
     SLEW
  port map (
     0
                  => Data_Bus_O(i), -- Buffer output (connect directly to top-level
port)
                   => Data_Bus_Int(i) -- Buffer input
  I
  );
 end generate Data_Bus_OBUF_Gen;
```

یکی دیگر از نکات مهم در حین طراحی این است که ODDR ها ورودی و خروجی تکبیتی دارند پس برای تولید دیتاهای 14 بیتی که رزولوشن DAC ما است، میبایست از ODDR 14 موازی برای این کار استفاده کنیم که هرکدام از اینها، یک بیت دیتا برای ما تولید میکردند.


ازآنجایی که تراشه ی FPGA ما، از سری Xilinx 7 بود و در محیط Vivado شبیهسازی انجام می شد، مطابق FPGA با سری پیش تفاوتهایی کرده که یکی از آنها عدم وجود Datasheet سری 7 این شرکت، معماری ODDR با سری پیش تفاوتهایی کرده که یکی از آنها عدم وجود دو کلاک برای این سری است و فقط با یک کلاک کار می کند که شکل آن را در پایین می بینیم.



اما نکتهی حائز اهمیت این است که در اینجا ما یک کلاک برای ODDR هایی داریم که دیتا را ODLK می کنند و یک کلاک هم باید برای تولید DCLKIO تولید کنیم که این دو باهم اختلاففاز 90 درجه دارند و به همین منظور با استفاده از قابلیت clock wizard شبیه داون کلاک کلاک کلاک کلاک کلاک کلاک کلاک از آن دریافت کردیم. یک کلاک دقیقاً مشابه کلاک ورودی و 125MHz برای wizard دادیم و سه کلاک از آن دریافت کردیم. یک کلاک دقیقاً مشابه کلاک ورودی و ODDR هایی که دیتا را منتقل می کنند و یک کلاک کلاک SPI با اختلاففاز 90 درجه برای تولید ODDR و همچنین یک کلاک متفاوتی به نسبت ODDR ها دارند.

طبق مطالب گفتهشده در datasheet، 4 مدل متفاوت برای شبیهسازی و انتقال دیتا به DAC وجود دارد که با دو رجیسترها IRISING و IFIRST نوع آن مشخص می شود که ما در IRISING و آدرس رجیسترها را طوری تعیین کردیم که این دو رجیستر به ترتیب مقادیر 1 و صفر را داشته باشند که تداعی کننده ی شکل زیر برای ارسال دیتا است.


مطابق شکل، دیتایی که IDATA به ODDR ارسال می شود در لبه ی پایینرونده ی DCLKIO برداشته می شود و دیتای QDATA در لبه ی بالارونده توسط DAC خوانده می شود که این مدل انتقال دیتا با موفقیت شبیه سازی شد و تصاویر شبیه سازی نیز در ادامه آورده شده است.



#### **NOTES:**

1. DB[n:0], WHERE n IS 7 FOR THE AD9114, 9 FOR THE AD9115, 11 FOR THE AD9116, AND 13 FOR THE AD9117.


Figure 91. Timing Diagram with IFIRST = 1, IRISING = 0



در این شکل نیز مشخص است که دیتا در مرکز DCLKIO آماده می شود و زمان Setup time را رعایت می کند و همچنین تا زمانی بعد از خورده شدن کلاک نیز مقدار خود را hold می کند. همچنین شایان ذکر است

که مطابق عکس ابتدا در هر کلاک QDATA ،DCLKIO مقدار خود را در خروجی می گذارد و سپس در لبهی یایین ونده، IDATA ست که به خروجی می رود.


برای تولید ODDR از کد از پیش تعریفشده ی درون شبیه ساز Vivado استفاده کردیم اما به دلیل اینکه Vivado او ODDR از کد از پیش تعریفشده از دستور ODDR عدد ODDR تولید شد و مورداستفاده و مورداستفاده از دستور ODDR عدد آن در زیر پیداست.



# فایل نهایی


در ابتدا برای پیچیده نشدن طراحی و کد نویسی، SPI و Parallel جداگانه نوشته و شبیه سازی شدند و پس از انجام تستها و شبیه سازی ها و اطمینان از صحت هرکدام، یک کد دیگر که حاوی هر دو پروتکل بود، نوشته شد که در قالب فایل آپلود شده، قابل مشاهده است.

تفاوت این کد با کدهای بررسیشده در این است که سیستم با یک کلاک 125MHz کار میکند و این کلاک وارد یک MMCM شده و سه کلاک جدید برای ما تولید میکند که یکی برای ODDR های انتقال دیتا، یکی برای ODDR تولیدکننده DCLKIO و دیگری برای CLK\_SYS مرتبط با SPI است که این کلاک با فرکانس 25MHz کار میکند.



از آنجایی که SPI در اصل آماده سازی DAC برای دریافت اطلاعات از طریق مقداردهی به رجیسترها است، ما نیز SPI در اصل آماده سازی DAC برای دریافت اطلاعات از طریق مقداردهی به رجیستر سوم در اصل تغییر دادیم که اولین دیتای ارسال شده برای DAC، شامل آدرس رجیستر سوم باشد که آدرس 00010 را دارد و چون مدل انتقال دیتا این گونه است که در لبه ی بالارونده اول، دیتای IRISING و IFIRTS منتقل می شود پس رجیسترهای IFIRTS و TRISING و باید به ترتیب مقدار 1 و صفر را داشته باشند که این شرط در testbench رعایت شده است.

مورد بعدی این است که در این پیادهسازی، به دلیل اینکه از ابتدا CLK\_SYS برای SPI آماده نیست و این MMCM است که باید این کلاک را تولید کند، پس با شبیهسازی SPI که قبل تر دیدیم مقداری تفاوت دارد اما هردوی آنها دقیقاً مانند هم عمل می کنند و نتایج شبیهسازی در این پیادهسازی نیز مانند شبیهسازی و شبیهسازی Parallel است که در ادامه در شکل می بینیم.



اگر به این شکل دقت شود، میبینیم که  $CLK\_SYSn$  کلاک اصلی سیستم است که از آن سه کلاک تولید می شود و هرکدام برای موارد مختلفی استفاده می شوند. اولین آن  $DCLK\_P$  است که برای QDATA های QDATA و QDATA ست و مشاهده می شود که در هر کلاک سایکل، هم QDATA و هم QDATA به QDATA منتقل می شود که خاصیت QDATA در آن رعایت شده است.

# نتيجه گيري:

هدف اصلی این پروژه طراحی یک FPGA بود که بهعنوان تراشه DAC با Master که در نقش slave ارتباط برقرار کرده و اطلاعاتی که DAC نیاز دارد را برای آن تولید کند و در قالب دو پروتکل SPI باهدف کانفیگ کردن رجیسترهای DAC و parallel برای ارسال دیتای موردنیاز DAC جهت تبدیل دیتای دیجیتال به آنالوگ به آن ارسال و یا از آن دریافت کند. در این پروژه توانستیم هدف اصلی دیتاشیت را برآورده کرده و FPGA خواسته شده را طراحی کنیم. نتایج testbench نیز نشان داد که FPGA بهدرستی طراحی شده و با توجه به ورودی ها، خروجی های صحیحی را مشاهده می کنیم.