

دانشکده مهندسی برق

پیاده سازی و شبیه سازی پروتکل SPI مربوط به ADAR7251

گزارش پروژه درس VHDL

نام دانشجو على احدزاده آقبلاغ

استاد:

دکتر میرزاکوچکی

بهمن ماه ۱۴۰۱



فهرست مطالب

فصل ۱: مقدمه	١
1-1 مقدمه	۲
۲-۱- تراشه های FPGA	۲
۳-۱- معرفی پروتکل های ارتباطی	٣
-۱-۴ معرفی پروتکل ارتباطی SPI	۶
۵-۱- ساختار گزارش	٧
فصل ۲: بررسی ADAR7251	٨
۱-۲ مقدمه	٩
۲-۲ قابلیت ها و ویژگی ها	٩
۳-۲ پروتکل ارتباطی ADAR7251	11
SPI پروتکل ارتباطی SPI	۱۳
فصل ۳: پیاده سازی و شبیه سازی پروتکل SPI	18
۳–۱– مقدمه	17
۳–۲– روش پیاده سازی	۱۷
۳-۳ نتایج شبیه سازی	۱۸
مراجع	۲٠
پیوست:	77

فهرست اشكال

۴	شکل ۱- ساختار داخلی RFSoC
۵	شکل ۲- پروتکل ارتباطی موازی
۵	شکل ۳- پروتکل ارتباطی سری
	شکل ۴- فریم داده در پروتکل ارتباطی I2C
۶	شكل ۵- ارتباط ميان Master-Slave با پروتكل ارتباطى SPI
٧	شكل ۶- سيگنالينگ پروتكل ارتباطى SPI
	شکل ۷- بلوک دیاگرام عملکردی ADAR7251
۱۱	شكل ٨- اتصال سريال ADAR7251 در مد Slave
۱۲	شکل ۹- مد سریال، ارسال دو کانال در هر یک از دو پورت خروجی و ارسال
۱۲	شکل ۱۰- ارتباطات در مد PPI
۱۳	شکل ۱۱- سیگنالینگ در مد PPI – دو کاناله
14	شکل ۱۲- زمان بندی پورت SPI در ADAR7251
14	شکل ۱۳- زمان بندی و فریم داده های ارسالی در مد SPI
۱۸	شکل ۱۴- شبیه سازی پروتکل ارتباطی SPI در حالت write
۱۹	شكل ١٥- شبيه سازي يروتكل ارتباطي SPI در حالت Read

فهرست جداول

۲	جدول ۱- دسته بندی FPGA های مختلف شرکت Xilinx
١۵	جدول ۲- عملکرد پورت های کنترلی در حالت SPI
١٧	جدول ٣- پورت های ورودی خروجی تعریف شده برای پروتکل SPI

فصل 1: مقدمه

۱-۱ مقدمه

در سال ۱۹۸۴ برای اولین بار ایده طراحی یک تراشه خام که بتوان طراحی داخلی آن را عوض کرد توسط راس فریمن مطرح شد. این ایده منجر به تولید تراشه های FPGA و تاسیس شرکت Xilinx شد. در حال حا ضر بیش از ۵۳ در صد از بازار FPGA در د ست شرکت Xilinx است. همچنین تکنولوژی ساخت تراشه های ۱۶ نانومتری تنها در اختیار شرکت Xilinx است. تکنولوژی ساخت با نانومتر پایین تر به معنای تراشه های ۱۶۰ نانومتری تنها در اختیار شرکت SPI است. در این فصل به برر سی خانواده های مختلف تراشه های FPGA، پروتکل های ارتباطی با FPGA و به خصوص پروتکل SPI پرداخته می شود. در انتهای فصل به معرفی کلی مبدل آنالوگ به دیجیتال ADAR7251 پرداخته می شود.

۲-۱- تراشه های FPGA

تولیدات چیپ های کلاسیک برنامه پذیر Xilinx به دو شاخه CPLD و FPGA تقسیم می شوند. دسته بندی اصلی FPGA ها بر اساس تکنولوژی ساخت انجام می گیرد. به صورت کلی تکنولوژی ساخت 20nm بندی ها به د سته های 20nm 45nm بندی و سته بندی 20nm 45nm های خانواده 20nm 45nm های خانواده 20nm 45nm های خانواده 20nm 45nm های خانواده 20nm 45nm بندی

45 nm	28 nm	20 nm	16 nm
SPARTAN 6	VIRTEX 7 KINTEX 7 ARTIX 7 SPARTAN 7	VIRTEX UltraScale KINTEX UltraScale	VIRTEX UltraScale+ KINTEX UltraScale+

جادول ۱- دسته بندی FPGA های مختلف شرکت Xilinx

خانواده ا سپارتان ها جزو ارزانترین FPGA های شرکت Xilinx است و ارزان ترین I/O نسبت به قیمت را دارا هستند. خانواده Artix جزء سری های ارزان و اقتصادی Xilinx است که بهترین نسبت توان پردازشی به توان مصرفی و بالاترین نسبت پهنای باند به قیمت را در بین همه خانواده های Xilinx دارد. خانواده KINTEX توان پردازشی بالا، توان مصرفی کم و قیمت مناسبی دارند. در میان تمام خانواده ها، نهایت منابع، سرعت و پهنای باند در سری VIRTEX قرار دارد.

تمامی ابزارهای پیاده سازی مانند میکرو کنترولر، پردازنده DSP ،GPU و FPGA نقاط قوت، ضعف و محدودیت هایی دارند. در حوزه FPGA ،انجام همه کارها با FPGA شدنی نیست یا صرفه افتصادی هزینه زمان ندارد. از این رو برای غلبه به این محدودیت ها بایستی این ابزار ها را بایکدیگر ترکیب نمود. با پیشرفت تکنولوژی این ترکیب به داخل چیپ ها کشانده شده است و دریک چیپ همه ابزار ها را ترکیب شده اند. واژه Soc به معنی System on Chip هست و اصطلاحا به ترکیب و تجمیع زیر سیستم هایی در یک چیپ گفته میشود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای اجرا سیستم عامل لازم است. باید به این نکته دقت شود که برای احدود که بر


کار کنترل و یا پردازش در سیستم ها بکار گرفته می شود و در اینجا SoC هایی که دارای زیر سیستم ها بکار گرفته می شود و در اینجا که دارای زیر سیستم هم XILINX هم هستند به هدف ساخت یک سیستم عامل پردازشی کنترلی ساخته می شوند. در این بین XILINX هم محصولات جالب و کاربردی ارائه کرده است. که استفاده از آنها پیاده سازی ها را ساده تر و ارزانتر می نماید. همچینین پیاده سازی الگوریتم های غیر ثابت (Adaptive) بسیار ساده تر و مقرون بصرفه شده است. خانواده می شود:

- 2YNQ 7000 از خانواده YPGA از خانواده ARTIX •
- KINTEX (سرى ۲) با FPGA از خانواده ZYNQ 7000
- Ultrascale با FPGA هاى خانواده Ultrascale
- Ultrascale+ با PGA هي خانواده Ultrascale و ZYNQ

شرکت XILINX بعد از تولید MPSoC گام را فراتر نهاده و مدارات آنالوگ، تقویت کننده ها، میکسر، ADC و ADC پر سرعت را با MPSoC در یک چیپ ترکیب کرده است. چیپ های DAC علاوه بر پردازنده های مختلف و FPGA های بسیار قدرتمند+Ultrascale ، مدارات انالوگ ADC و C چندین کاناله را نیز دارا ه ستند. این چیپ ها ساخت رادیو های نرم افزاری، رادارها پرقدرت و را در سایز های بسیار کوچک فراهم نموده است و نیاز به PCB بزرگ و پیچیده را بسیار کاهش داده است. شکل ۱ نشان دهنده ی ساختار RFSoC است.


۲-۱- معرفی پروتکل های ارتباطی

سیستم های نهفته و مدارات الکترونیک دیجیتال نیازمند ارتباط با یکدیگر هستند. برای مبادله اطلاعات، این سیستم ها نیازمند استفاده از پروتکل ارتباطی مشترک هستند. پروتکل های ارتباطی زیادی برای دستیابی به تبادل اطلاعات تعریف شده است که به طور کلی هر کدام از آن ها به دو دسته ی موازی یا سریال تقسیم می شوند. در ارتباط موازی چندین بیت همزمان انتقال می یابند. پروتکل های ارتباطی موازی معمولا از هشت یا شانزده خط انتقال داده استفاده می کنند. شکل ۲ نشان دهنده ی ارتباط موازی برای انتقال داده است. ارتباط موازی قطعاً مزیتهای خودش را دارد سریع، ساده و قابل اجرا است. اما خطوط ورودی اخروجی (I/O) بسیار بیشتری نیاز دارد. در ارتباط سریال، در هر لحظه یک بیت از داده ها انتقال می یابند. این رابط ها می توانند به کوچکی یک سیم عمل کنند و معمولا بی شتر از چهار سیم نمی شوند. شکل ۳ نشان دهنده ی پروتکل ارتباطی سریال برای انتقال یک بیت در هر پالس است. USB و اترنت، دو نمونه از پروتکلهای ارتباطی سریال محاسباتی معروف هستند. پروتکلهای ارتباطی سریال دیگری مانند




شكل ۱- ساختار داخلي RFSoC

I2C و SPI برای انتقال داده به صورت سریال ا ستفاده می شوند. هر یک از ارتباطات سریال را می توان به یکی از این دو گروه آ سنکرون یا سنکرون اختصاص داد. ارتباط سریال سنکرون همیشه خطوط دادههای خود را به سینگال ساعت وصل می کند. بنابراین تمام دستگاههای موجود در باس سریال سنکرون یک پالس ساعت مشخص را به اشتراک می گذارند که این باعث انتقال سریال ساده تر و در اغلب موارد سریع تر می شود، اما این ارتباط حداقل به یک سیم اضافی بین دستگاههای ارتباطی نیاز دارد. پروتکل ارتباطی I2C و SPI در این د سته قرار می گیرند. در ارتباط آ سنکرون دادهها بدون په شتیبانی یک سیگنال ساعت خارجی منتقل می شوند. این روش انتقال برای کوچک کردن سیمها و پینهای I/O موردنیاز مناسب است، اما در این روش انتقال و دریافت مطمئن تر دادهها پیچیدگی بیشتری دارد. پروتکل ارتباطی TART در این دسته جا می گیرد. در ادامه به معرفی مختصر پروتکل کی بیشتری داون یک پروتکل ارتباطی سریال سنکرون پرداخته می گیرد.




شکل ۲- پروتکل ارتباطی موازی



شکل ۳- پروتکل ارتباطی سری


ارتباط I2C توسط Phillips Semiconductor معرفی شد و سالها بعد شرکت اینتل پروتکل SMBus را به عنوان I2C تعریف کرد. پروتکل I2C بهترین ویژگی های SPI و SPI و UART را با هم ترکیب می Master کند. با استفاده از I2C می توان چندین Slave به یک Master واحد متصل کرد. همچنین با استفاده از این پروتکل می توان چندین Master را کنترل کرد که یک یا چند Slave را کنترل کنند. مانند ارتباطات پروتکل می توان چندین I2C بنز فقط از دو سیم برای انتقال داده بین د ستگاه ها استفاده می کند. م شابه SPI ، ارتباط I2C نیز سنکرون است، بنابراین خروجی بیت ها با نمونه برداری از بیت ها توسط یک سیگنال ساعت ارتباط Master کنیز می شود. مشترک بین Master کنترل می شوند. سیگنال ساعت همیشه توسط Master کنترل می شود. با استفاده از I2C ، داده ها در پیام ها منتقل می شوند. پیام ها به فریم های داده تقسیم می شوند. هر پیام دارای یک فریم آدرس است که شامل آدرس باینری Slave و یک یا چند فریم داده است که حاوی داده های دارای یک فریم آدرس است که شامل آدرس باینری Slave و توقف ، بیت های خواندن / نوشتن و بیت های منتقل شده است. این پیام همچنین شامل شرایط شروع و توقف ، بیت های خواندن / نوشتن و بیت های منتقل شده است. این پیام همچنین شامل شرایط شروع و توقف ، بیت های خواندن / نوشتن و بیت های منتقل شده است. این پیام همچنین شامل شرایط شروع و توقف ، بیت های خواندن / نوشتن و بیت های منتقل شده است. این پیام همچنین شامل شرایط شروع و توقف ، بیت های خواندن / نوشتن و بیت های منتقل شده است. این پیام همچنین شامل شرایط شروع و توقف ، بیت های خواندن / نوشتن و بیت های داده است.



شکل ٤- فريم داده در پروتکل ارتباطي 12C

۴-۱- معرفی پروتکل ارتباطی SPI


پروتکل (SPI(Serial Peripheral Interface) یک رابط برای برقراری ارتباطات سنکرون سریال است و بیشتر برای ارتباطات از راه دور کاربرد دارد. این رابط در اواسط دهه ۱۹۸۰ توسط موتورولا توسعه یافته و بیشتر برای ارتباطات از راه دور کاربرد دارد. این رابط در اواسط دهه Master-Slave استفاده می کنند و ارتباط به یک استاندارد تبدیل شده است. دستگاه های SPI از معماری Master استفاده می کنند و ارتباط در آن ها، به شکل دوطرفه برقرار می شود. Master چهارچوب را برای خواندن و نوشتن ایجاد می کند. این رابط به کمک خطوط Slave Select که Slave و Master را مشخص می کند، چندین slave را می دهد.



شكل ٥- ارتباط ميان Master-Slave با يروتكل ارتباطي SPI

برای شروع ارتباط، پس از تنظیم کلاک Master ، میکروکنترلر باخط انتخاب در سطح منطقی ۰ را بر می گزیند. در صورت نیاز به یک دوره انتظار، Master قبل از صدور چرخه های کلاک باید حداقل آن مدت زمان را منتظر بماند. در طی هر چرخه کلاک SPI، انتقال داده به صورت دوطرفه رخ می دهد. MOSI یک بیت را دهد. Master یک بیت روی خط Miso می فر ستد و Mosi می فر ستد و عواند .همچنین علاف داشته باشیم، روی خط Miso می فر ستد و Master آن را می خواند .حتی در حالاتی که انتقال یک طرفه داشته باشیم، این روند همچنان حفظ می شود. پین انتقالی معمولاً شامل دو رجیستر به اندازه ۱۶ بیت است، یکی در دستگاه Master و دیگری در Slave است. داده ها معمولاً با بیت پر ارزش خارج می شوند .عمل انتقال ممکن است برای چند دوره کلاک ادامه پیدا کند. پس از اتمام، Master می کند. طول داده های انتقالی اکثرا به اندازه کلاک ا ست و به طور معمول Slave را از حالت انتخاب خارج می کند. طول داده های انتقالی اکثرا به اندازه

۸ بیت است. با این حال، انتقال با اندازه های دیگر نیز اتفاق می افتد؛ به عنوان مثال کلمات شانزده بیتی برای بسیاری از مبدل برای کنترل کننده های صفحه لمسی یا کدهای صوتی، کلمات دوازده بیتی برای بسیاری از مبدل های دیجیتال به آنالوگ یا آنالوگ به دیجیتال و ... استفاده می شود. امکان جداسازی آسان، ارتباط دو طرفه کامل، توان عملیاتی بالا، عدم نیاز به اسیلاتور خارجی برای Slave ها، عدم نیاز به آدرس منحصر به فرد برای Slave ها، انعطاف پذیری در تعداد بیت های انتقالی، استفاده از چهار پایه در IC ها و پیاده سازی نرم افزاری ساده از جمله مزایای استفاده از پروتکل SPI است. عدم توانایی کنترل جریان سخت افزاری تو سط Slave عدم توانایی خطا و عملکرد صحیح در مسافت های کوتاه(البته با استفاده از فر ستنده و گیرنده می توان فاصله را افزایش داد) از جمله معایب استفاده از پروتکل SPI است. شکل ۶ نشان دهنده ی سیگنالینگ یروتکل SPI است.



شكل ٦- سيگنالينگ يروتكل ارتباطي SPI

۵-۱- ساختار گزارش

در ادامه این گزارش به بررسی مبدل آنالوگ به دیجیتال ADAR7251 پرداخته شده است. همچنین طریقه ی پیاده سازی پروتکل سریال سنکرون SPI برای این مبدل شرح داده شده است. شبیه سازی این پروتکل نیز در بستر تست در نرم افزار Vivado ارائه شده است. کدهای VHDL مربوط به پیاده سازی پروتکل ISPI در پیوست این گزارش آورده شده است.

Test Bench - \

فصل ۲: بررسی ADAR7251

۱-۲ مقدمه

برای پیاده سازی پروتکل SPI از مبدل آنالوگ به دیجیتال ADAR7251 محصول شرکت Device استفاده شده است. این مبدل ٤ کاناله با رزولو شن ١٦ بیت در سیستم های جمع آوری داده و سیستم های راداری استفاده می شود. این مبدل از پروتکل های ارتباطی موازی و سریال برای د ستیابی به نرخ نمونه برداری ۳۰۰ کیلو نمونه بر ثانیه تا ۱٫۸ کیلو نمونه بر ثانیه پشتیبانی می کند. این مبدل دارای یک حلقه قفل فاز (روی تراشه است که طیف و سیعی از فرکانس های کلاک را پشتیبانی می کند. سیگنال های کست Conv_Ready و سیعی از فرکانس های کلاک را پشتیبانی می کند. سیگنال های بخارجی برای کاربردهایی نظیر رادارهای FMCW سنکرون می کند. مبدل آنالوگ به دیجیتال ADAR7251 با استفاده از پروتکل SPI کنترل می شود و برای ارتباطات سرعت بالا از اینترفیس سریال استفاده می کند. همچنین این مبدل دو ورودی/خروجی برای کاربردهای عمومی داراست. از دیگر ویژگی های این مبدل این است که به فیلتر ضد تشنج تیاز ندارد و دارای ADAR7251 بهره است. ورودی اسیلاتور/حلقه قفل فاز داخلی در محدوده محدوده دمایی این مبدل از ۶۰ تا ۱۲۵ درجه سانتی گراد است. در فصل بعد تو ضیحات بیشتری از مبدل آنالوگ به دیجیتال ADAR7251 ارائه شده است.

۲-۲- قابلیت ها و ویژگی ها


قابلیت های مبدل آنالوگ به دیجیتال در ادامه تشریح شده است. همچنین در شکل ۷ بلوک دیاگرام عملکردی مربوط به ADAR7251 نشان داده شده است.

- استفاده از ۴ مبدل آنالوگ به دیجیتال در ساختار ADAR7251
 - بهره گیری از LNA و PGA با حداکثر بهره 45 dB
 - پشتیبانی از چهار کانال به صورت زمان پیوسته
- پهنای باند وسیع سیگنال ورودی: 500KHz در نرخ نمونه 1.2MSps
- پشتیبانی از نرخ داده های متنوع: 900kSps ،600kSps ،450kSps ،600kSps و 900kSps
 - رزولوشن نمونه برداری ۱۶ بیتی
 - پشتیبانی از اینترفیس داده سریال با سرعت بالا

PLL (Phased Lock Loop) - \

Anti-Aliasing - Y


- پشتیبانی از پروتکل SPI برای کنترل
- ورودی اسیلاتور/ حلقه قفل فاز داخلی در محدوده 16MHz تا 54MHz
 - پشتیبانی از مدولاسیون FSK برای سیستم های راداری FMCW
 - محدوده دمایی ۴۰- تا ۱۲۵ درجه سانتی گراد




1.

ADAR7251 يروتكل ارتباطى -7-7

در حالت ADC ،Master سیگنال های کلاک (SCLK_ADC) و سینکرون سیازی فریم (FS_ADC) را تولید می کند. نرخ نمونه در حالت سریال به حداکثر ۱٫۲ مگاهرتز می رسد. دو پورت ADC_DOUT0 و ADC_DOUT1 برای داده های سریال خروجی در نظر گرفته شده است. علاوه بر این، هر چهار کانال را می توان از یک پورت داده، ADC_DOUT0، خروجی گرفت. نرخ کلاک به نرخ نمونه و عداد کانال ها بستگی دارد. شکل ۸ نشان دهنده ی اتصالات مود ADC Slave است.




ارسال سریال داده در در یک کانال خروجی یا دو کانال خروجی در شکل ۹ نشان داده شده است. با استفاده از High و Low کردن Frame Sync می توان خروجی های مورد نظر را به صورت سریال در پورت های خروجی ارسال کرد.




شکل ۹- مد سریال، ارسال دو کانال در هر یک از دو پورت خروجی و ارسال چهار کانال در یک پورت خروجی

ماژول ADAR7251 از پروتکل ارتباطی موازی PPI نیز پشــتیبانی می کند. حالت ADC PPI حالت موازی ماژول ADAR7251 از پروتکل ارتباطی موازی ADAR7251 است. در این حالت حداکثر نرخ بایت گسترده است و در این حالت، ADAR7251 همیشه در حالت Master یک بایت نمونه 3.6 MHz پشــتیبانی می شـود. در این حالت در یک لحظه در Λ خروجی Dout7 تا Dout0 یک بایت ظاهر می شود. شکل ۱۰ نشان دهنده ی ارتباطات در حالت PPI است.



شکل ۱۰- ارتباطات در مد PPI


سیگنالینگ دو کاناله در مد PPI در شکل ۱۱ نشان داده شده است.



با صفر شدن پین Conv_Start فرآیند تبدیل داده شروع می شود. وقتی ADC با داده های تبدیل آماده شد، پین DATA_READY را ۱ می شود تا و ضعیت آماده بودن داده را به DSP نشان دهد. سپس ADC کلاک SCLK_ADC را ارائه می دهد. داده ها در لبه افزایشی کلاک در دسترس هستند.


4-7- پروتکل ارتباطی SPI

پورت کنترلی ADAR7251 از پروتکل ارتباطی SPI با ۳ سیم استفاده می کند. پورت کند. رجیسترهای داخلی د ستگاه را تنظیم می کند. SPI امکان خواندن و نو شتن رجیسترها را فراهم می کند. همه رجیسترها ۱۶ بیت عرض دارند. پورت کنترل SPI فقط از حالت Slave پشتیبانی می کند و بنابراین، برای کار کردن به Master در سیستم نیاز دارد. رجیسترها بدون کلاک اصلی دستگاه قابل دسترسی نیستند. رابط کنترل سریال همچنین به کاربر اجازه می دهد تا عملکردهای کمکی دستگاه مانند ADC و GPIO کمکی را کنترل کند. شکل ۸ نشان دهنده ی زمان بندی پروتکل ارتباطی SPI در ADAR7251 است.



شکل ۱۲ - زمان بندی پورت SPI در ADAR7251

SPI_CLK در ابتدای تراکنش پایین و در پا یان تراکنش بالا می رود. سیگنال SPI_CLK از SPI_CLK در انتقال SPI_CLK کم به بالا نمونه برداری می کند. بنابراین، داده هایی که باید روی دستگاه نو شته شوند باید در طول این لبه پایدار با شند. داده ها از SPI_MISO در لبه سقوط SPI_CLK به خارج منتقل می شوند و باید در یک دستگاه گیرنده، مانند یک میکروکنترلر، در لبه افزایشی SPI_CLK کلاک وارد شوند. سیگنال SPI_MISO داده های ورودی سریال را به SPI_MISO و سیگنال SPI_MISO داده های خروجی سریال را از دستگاه حمل می کند. سیگنال SPI_MISO تا زمانی که عملیات خواندن درخوا ست نشود، به صورت تری ا ستات باقی می ماند. زمان بندی جزیی تمامی جابجایی ها در شکل ۱۳ داده شده است.



شکل ۱۳ - زمان بندی و فریم داده های ارسالی در مد SPI

جدول ۲ پورت های ورودی و خروجی در حالت SPI را نشان می دهد.

جدول ۲- عملکرد پورت های کنترلی در حالت SPI

Pin No.	Mnemonic	Pin Function	Pin Type
32	ADDR15	Sets the device address for the SPI	Input
38	SPI_MISO	SPI port outputs data from the ADAR7251	Output
39	SPI_MOSI	SPI port inputs data to the ADAR7251	Input
40	SPI_CLK	SPI clock to the ADAR7251	Input
41	SPI_SS	SPI slave select to the ADAR7251	Input

فصل ۳: پیاده سازی و شبیه سازی پروتکل SPI

۱–۳ مقدمه

در این فصل به بررسی پیاده سازی و شبیه سازی پروتکل SPI در ماژول ADAR7251 پرداخته می شود. نتایج در نرم افزار Vivado با نو شتن بستر تست شبیه سازی شده است. با توجه به ندا شتن بستر سخت افزاری مطلوب اطلاعات وارد شده از پایه ی MISO تنها با تمام صفر و چک کردن بیت R/W بررسی شد. در صورت موجود بودن سخت افزار مناسب مقدار Lock bit فعال بودن یا نبودن LNA ها و ... می توانست بررسی شود. خروجی MOSI با قراردادن اطلاعات در رجیسترها و فریم های داده تست و بررسی شد. نتایج بررسی ها در بخش ۳-۳ ثبت شده است.

۲-۳- روش پیاده سازی

برای پیاده سازی پروتکل ارتباطی SPI نیاز است تا ابتدا Entity را تعریف کرد. در Entity پورت های ورودی و خروجی در قسمت Entity تعریف می شود. جدول ۳ بیانگر تعریف پورت های تعریف شده است.

اسم پورت	In/out	توضيحات	اسم پورت	In/out	توضيحات
O_SPI_SDO	Out	داده خروجی	i_SPI_SDI	In	داده ورودی
O_SPI_SCLK	Out	کلاک SPI	i_clk	In	کلاک ورودی
O_SPI_CSB	Out	انتخاب Chip	i_reset	In	ریست ورودی
O_SPI_DIR	Out	نشان دهنده مسیر ورودی و خروجی	i_enable	In	نشانگر فعال بودن
O_reg_data	Out	رجيستر داده	i_reg_rd_wrb	In	خواندن يا نوشتن
O_busy	Out	نشانگر مش غ ول بودن ADC	i_reg_addr	In	رجيستر آدرس
O_finish	Out	نشانگر پایان عملیات	i_reg_data	In	رجيستر داده

جدول ۳-پورت های ورودی و خروجی های تعریف شده برای پروتکل SPI


برای پیاده سازی این پروتکل از توصیف رفتاری استفاده شده است. کد راه اندازی این پروتکل از توصیف رفتاری استفاده شده است. کد راه اندازی این پروتکل ارتباطی به روش State Machine نوشته شده است و پنج حالت State Machine نوشته شده است. در حالت NOP مقادیر اولیه تنظیم می شوند و آماده برای انتقال به حالت بعدی FirstBit می شود. اولین بیت در اندیس ۳۹ ام است. توجه شود که در هر فریم مطابق شکل ۱۳، ۵

Test Bench - \

بایت انتقال اطلاعات صورت می گیرد. در حالت RxTxData، تصمیم گیری می شود که آیا ماژول فقط در حالت ارسال اطلاعات است یا قرار است اطلاعات از پایه ی MISO نیز اطلاعاتی خوانده شود. در صورتی که نیاز باشد از پایه ی MISO اطلاعاتی قرائت شود، برنامه به حالت Read_State منتقل می شود. در انتها زمانی که اندیس شود، برنامه به حالت Last_Bit منتقل می شود و نشانگر o_finish به نشانه ی اتمام فعالیت برابر با می شود.


۳-۳ نتایج شبیه سازی

برای شبیه سازی نتایج از بستر تست استفاده شده است. این بستر هم به زبان Verilog و هم به زبان Verilog نوشته شده است. برای پیاده سازی شبیه سازی لازم است تا ابتدا Verilog مربوط به SPI را نمونه سیازی کرد. سیپس با تغییر مقادیر ورودی و کلاک می توان نتایج خروجی را در محیط Simulator نرم افزار Vivado برر سی کرد. شکل ۱۴ نشان دهنده ی شبیه سازی مربوط به پورت Simulator است. از آنجا که امکانات سیخت افزاری فراهم نبود تست پورت MISO امکان پذیر نیست ولی می توان با نوشتن آدرس دلخواه رجیستر و داده دلخواه رجیستر خروجی SDO را برر سی و مشاهده نمود. برای شبیه سازی مقدار آدرس رجیستر برابر با AOAO قرار داده می شود و مقدار دیتا رجیستر برابر با AOAO قرار داده می شود و مقدار دیتا رجیستر برابر با Baso قرار داده های شود. همانگونه که م شاهده می شود با فعال شدن CSB و غیر فعال شدن Busy برابر با صفر و پایه های از داده به خروجی SDO منتقل می شود. در اتمام شبیه سازی این مو ضوع در نرم افزاری Vivado کانتشان دهنده ی شبیه سازی این مو ضوع در نرم افزاری Vivado کانتشان دهنده ی شبیه سازی این مو ضوع در نرم افزاری Tinish یک پالس می خورد. شکل ۱۴ نشان دهنده ی شبیه سازی این مو ضوع در نرم افزاری Tinish و ست.



شکل ۱۶- شبیه سازی پروتکل ارتباطی SPI در حالت write

برای شبیه سازی حالت خواندن در پروتکل SPI کافی است تا رجیستر مربوطه را برابر با ۱ قرار داد. یک نکته قابل توجه این است که در کد ADDR15 که در دیتاشیت بیان شده بود که از پایه های ولتاژی چیپ دیگر گرفته شود برابر با مقدار ثابت ۰ تعریف شده است.



شکل ۱۵ - شبیه سازی پروتکل ارتباطی SPI در حالت Read

مشخص است که در حالت خواندن، بیت های ثابت ابتدایی در خروجی ظاهر شده است. در این حالت زمانی که به حالت Read_state منتقل می شویم، DIR مقدارش عوض می شود.

مراجع

مراجع

- [1] SPI Interface Specification, Technical Note 15, VTI Technologies, 19 sep 2005.
- [2] Abhimanyu Pandit, Serial Communication Protocols, circuitdigest.com, 2019.
- [3] https://www.xilinx.com/products/silicon-devices/fpga.html
- [4] ADAR7251 Datasheet, Analog Devices.

[5] ارتباط سريال - پروتكل UART، سايت ميكرو ديزاينر الكترونيك،

www.taksuntech.ir معرفي شركت Xilinx و خانواده FPGA هاى Xilinx معرفي شركت

پيوست:

کد VHDL پیاده سازی SPI مربوط به ADAR7251

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic arith.all;
use ieee.std logic signed.all;
entity SPI ADAR7251 40bit is
    port(
        -- Signal from\to Bord
        o SPI SDO : out std logic; --connect to SDIO
        i SPI SDI : in std logic; --connect to SDIO
        o SPI SCLK: out std logic; --connect to SCLK
        o SPI CSB : out std logic; --connect to CSB
        o SPI DIR : out
                    std logic; --connect to SDO
        -- Signal from\to other blocks
        i clk
                : in
                        std logic;
                : in
                        std logic;
        i reset
        i enable
                : in
                        std logic;
        i reg rd wrb:in
                        std logic;
        i reg addr
                    std logic vector(15 downto 0);
                : in
                    std logic vector(15 downto 0);
        i reg data
                : in
        o reg data
                        std logic vector(15 downto 0);
                : out
        o busy
                : out
                        std logic;
        o finish
                        std logic
                : out
        );
end SPI ADAR7251 40bit;
architecture Behavioral of SPI ADAR7251 40bit is
-- Constant Declerations
Constant C ADDR15 : STD LOGIC := '1';
-- Type Decleration
type SPIStateType is (NOP, FirstBit, RxTxData, Read state, LastBit);
-- Signal Decleration
```

```
signal SPIState : SPIStateType;
     signal SClkSig : std logic;
     signal sdo tmp : std logic;
     signal DataOut : std_logic_vector(15 downto 0);
     signal data in reg: std logic vector(39 downto 0);
begin
o_SPI_SCLK <= SClkSig;
 o reg data <= DataOut(15 downto 0);
     o_SPI_SDO \le sdo tmp;
spi trx : process(i clk)
   variable Index: integer range 0 to 39;
 begin
          if rising edge(i clk) then
               if (i reset = '1') then
                     SPIState <= NOP;
                     sdo tmp
                                 <= '0':
                     o_SPI_CSB <= '1';
                     SClkSig <= '0';
                     DataOut \leq (others \Rightarrow '0');
                     Index
                           := 39:
                     o busy <= '0';
                     o finish \leq 0';
                     o SPI DIR <= '0';
                     data_in_reg \le (others => '0');
               else
                     case SPIState is
                          __**********
                          when NOP =>
                               o SPI DIR \leq 10';
                               o finish \leq 10';
                               if (i enable = '1') then
                                    SPIState <= FirstBit;
                                    o SPI CSB <= '0';
                                    SClkSig \ll 0';
```

```
o busy
                                                         <= '1';
                                               if i reg rd wrb = '1' then
                                                      data in reg <=
                                                                        "000000"
C_ADDR15 & "1" & i_reg_addr & i_reg_data;
                                               else
                                                      data in reg <=
                                                                      "000000"
                                                                                  &
C_ADDR15 & "0" & i_reg_addr & i_reg_data;
                                               end if;
                                        else
                                               o SPI CSB <= '1';
                                        end if;
                                  __**********
                                  when FirstBit =>
                                        SPIState <= RxTxData;
                                        Index := 39;
                                        sdo tmp <= data in reg(Index);
                                  __******************
                                  when RxTxData =>
                                        SClkSig <= not SClkSig;
                                        if (SClkSig = '1') then
                                               if data in reg(32) = '0' then
                                                      if (Index = 0) then
                                                            SPIState <= LastBit;
                                                      else
                                                            Index := Index - 1;
                                                            sdo tmp
data in reg(Index);
                                                      end if;
                                               else
                                                      if (Index = 16) then
                                                            SPIState <= Read state;
                                                            Index := Index - 1;
                                                            o SPI DIR <= '1';
                                                      else
                                                            Index := Index - 1;
                                                            sdo_tmp
                                                                                  <=
data in reg(Index);
                                                      end if;
                                               end if;
                                  end if;
```

```
when Read state =>
                                 SClkSig <= not SClkSig;
                                 o SPI DIR <= '1';
                                 if SClkSig = '1' then
                                       if index = 0 then
                                             SPIState <= LastBit;
                                       end if;
                                       DataOut(Index) <= i SPI SDI;</pre>
                                       Index := Index - 1;
                                 end if;
                            __**********
                            when LastBit =>
                                 o SPI DIR <= '0';
                                 SPIState <= NOP;
                                 o SPI CSB <= '1';
                                 o finish <= '1';
                                 o busy <= '0';
                      end case;
                end if;
           end if;
 end process;
end Behavioral;
```

کد شبیه سازی (test bench) مربوط به SPI ADAR7251 (زبان VHDL)

```
library ieee;
use ieee.std_logic_1164.all;

entity tb_SPI_ADAR7251_40bit is
end tb_SPI_ADAR7251_40bit;

architecture tb of tb_SPI_ADAR7251_40bit is

component SPI_ADAR7251_40bit
port (o_SPI_SDO : out std_logic;
```

```
i SPI SDI : in std logic;
         o SPI SCLK : out std logic;
         o SPI CSB : out std logic;
         o SPI DIR : out std_logic;
         i clk
                   : in std logic;
                   : in std logic;
         i reset
         i enable : in std logic;
         i reg rd wrb: in std logic;
         i reg addr: in std logic vector (15 downto 0);
         i reg data: in std logic vector (15 downto 0);
         o_reg_data : out std_logic_vector (15 downto 0);
         o busy
                    : out std logic;
         o finish
                   : out std_logic);
  end component;
  signal o SPI SDO : std logic;
  signal i SPI SDI : std logic;
  signal o SPI SCLK : std logic;
  signal o SPI CSB : std logic;
  signal o SPI DIR : std logic;
  signal i clk
                  : std_logic;
  signal i reset
                  : std logic;
  signal i_enable : std_logic;
  signal i reg rd wrb: std logic;
  signal i reg addr: std logic vector (15 downto 0);
  signal i reg data : std logic vector (15 downto 0);
  signal o reg data : std logic vector (15 downto 0);
  signal o busy
                   : std logic;
  signal o finish
                   : std logic;
  constant TbPeriod : time := 10 ns;
  signal TbClock : std logic := '0';
  signal TbSimEnded : std logic := '0';
begin
  dut: SPI ADAR7251 40bit
  port map (o_SPI_SDO => o_SPI_SDO,
         i SPI SDI \Rightarrow i SPI SDI
         o SPI SCLK => o SPI SCLK,
```

```
o_SPI_CSB => o_SPI_CSB,
         o SPI DIR => o SPI DIR,
         i clk
                  => i clk,
                   => i reset,
         i reset
         i_enable => i_enable,
         i reg rd wrb => i reg rd wrb,
         i_reg_addr => i_reg_addr,
         i reg data => i reg data,
         o_reg_data => o_reg_data,
                  => o_busy,
         o busy
         o_finish => o_finish);
     Clock generation
  TbClock <= not TbClock after TbPeriod/2 when TbSimEnded /= '1' else '0';
  i clk <= TbClock;
  stimuli: process
  begin
     i SPI SDI \leq 10';
     i enable \leq 11';
     i reg rd wrb <= '1';
     i reg addr <= "1010000010100000";
     i reg data <= "0000101000001010";
        Reset generation
     i reset <= '1';
     wait for 100 ns;
     i reset \leq 10';
     wait for 100 ns;
     i_enable <= '0';
     wait for 100 * TbPeriod;
        Stop the clock and hence terminate the simulation
     TbSimEnded <= '1';
     wait;
  end process;
end tb;
```

```
`timescale 1ns / 1ps
module TB_SPI_40;
       //Inputs
      reg i SPI SDI;
      reg i clk;
      reg i reset;
      reg i_enable;
      reg i_reg_rd_wrb;
      reg [15:0] i_reg_addr;
      reg [15:0] i reg data;
       //Outputs
      wire o SPI SDO;
      wire o SPI SCLK;
      wire o SPI CSB;
      wire o SPI DIR;
      wire [15:0] o reg data;
      wire o_busy;
      wire o finish;
       //Instantiate the Unit Under Test (UUT)
      SPI 40bit uut (
             .o SPI SDO(o SPI SDO),
             i SPI SDI(i SPI SDI),
             .o_SPI_SCLK(o_SPI_SCLK),
             .o_SPI_CSB(o_SPI_CSB),
             .o_SPI_DIR(o_SPI_DIR),
             .i_clk(i_clk),
             .i reset(i reset),
```

```
.i enable(i enable),
              .i_reg_rd_wrb(i_reg_rd_wrb),
              .i_reg_addr(i_reg_addr),
              .i_reg_data(i_reg_data),
              .o_reg_data(o_reg_data),
              .o_busy(o_busy),
              .o_finish(o_finish)
       ;(
       initial begin
               //Initialize Inputs
              i SPI SDI = 0;
              i_{clk} = 1;
              i reset = 1;
              i_enable = 0;
              i reg rd wrb = 1;
              i_reg_addr = 16'h0505;;
              i_reg_data = 16'haaaa;
               //Wait 100 ns for global reset to finish
              ;#1.1
     i reset = 0;
              ;#۵٠
              i_enable =1;
              ;#1.
              i enable =0;
               //Add stimulus here
       end
always #5 i_clk = \simi_clk;
endmodule
```