

دانشکده مهندسی برق

AD7866

اميرحسين اسماعيل زاده



چکیده

AD7866 یک ADC دوگانه 12 بیتی با سرعت بالا، مصرف کم و تقریب متوالی است. این قطعه با یک منبع متوالی است. این قطعه با یک منبع تغذیه 2.7 ولت تا 5.25 ولت کار می کند و دارای نرخ تبدیل تا MSPS 1 است. این دستگاه دارای دو ADC است که هر کدام دارای یک تقویت کننده and hold با نویز کم و پهنای باند بالا است که می تواند فرکانس های ورودی بیش mhz10 مدیریت نمایید.


فرآیند تبدیل و جمعآوری دادهها با استفاده از ورودیهای استاندارد کنترل میشوند که امکان اتصال آسان به میکروپروسسورها یا DSPها را فراهم میکند.

سیگنال های ورودی در لبه پایین رونده CS نمونه برداری می شود. تبدیل نیز در این نقطه آغاز می شود. رزمان تبدیل توسط فرکانس SCLK تعیین می شود. هیچ تاخیر خط لوله مرتبط با قطعه وجود ندارد. AD7866 از تکنیکهای طراحی پیشرفته برای دستیابی به اتلاف توان بسیار کم در نرخهای تبدیل بالا استفاده می کند. با منبع تغذیه 3 ولتی و نرخ تبدیل IMSPS، این قطعه حداکثر 3.8 میلی آمپر مصرف می کند. با منابع 5 ولت و 1 MSPS، مصرف جریان حداکثر 4.8 میلی آمپر است. این قطعه همچنین هنگام کار در حالت خواب، مدیریت نرخ توان/بازدهی انعطافپذیری را ارائه می دهد. محدوده ورودی آنالوگ برای قطعه را می توان بین VREF می ام حدوده VREF انتخاب نمود . همچنین کدگذاری خروجی میتوان مکمل 2 (signed) و یا مستقیم (unsigned) انتخاب کرد. AD7866 دارای یک مرجع داخلی 2.5 ولتی است که در صورت ترجیح می توان از مرجع خارجی استفاده کرد. هر ADC روی برد نیز می تواند با مرجع خارجی جداگانه ای عرضه شود.


فصل 1:

معرفی کاملAD7866

1-1- مقدمه



شكل (1-1) دياگرام داخلي



شكل (1-2) پايه ها

AD7866 معر في كاملAD7866

ابتدا به بیان هر یک از پایه های شکل 2-1 می پردازیم:

1 REF SELECT

انتخاب مرجع داخلی/خارجی .ورودی منطقی. اگر این پایه به GND وصل باشد، مرجع 2.5 ولتی روی VREF به به ADC B و ADC A استفاده می شود. علاوه بر این، پایههای TCAP و DCAPA و DCAPB و DCAPA باید به خازنهای بایپس متصل شوند. اگر پایه AD7866 به یک منطق بالا بسته شود، یک مرجع خارجی می تواند از طریق پایه VREF به AD7866 عرضه شود، در این صورت فقط خازن های بایپس در DCAPA و DCAPA و DCAPA لازم است. با این حال، اگر پایه VREF به AGND گره خورده باشد در حالی که REF SELECT به یک صفر منطقی گره خورده است، یک مرجع خارجی حداگانه می تواند به ترتیب از طریق پایه های DCAPA و DCAPB و DCAPA برای هر دو ADC B و ADC B و DCAPB برای هر دو ADC B و ADC B

2,9 DCAPB, DCAPA

خازن های بایپس به این پایه ها متصل می شوند تا بافر مرجع برای هر ADC مربوطه جدا شود. مرجع روی تراشه را می توان از این پین ها گرفته و به صورت خارجی به بقیه سیستم اعمال کرد. بسته به قطبیت پین REF SELECT و پیکربندی پین VREF، این پین ها همچنین می توانند برای وارد کردن یک مرجع خارجی جداگانه به هر ADC استفاده شوند. محدوده مرجع خارجی به محدوده ورودی آنالوگ انتخاب شده بستگی دارد.

3,9 AGND

زمین آنالوگ .نقطه مرجع زمین برای تمام مدارهای آنالوگ در AD7866. تمام سیگنال های ورودی آنالوگ و هر سیگنال مرجع خارجی باید به این ولتاژ AGND ارجاع داده شوند. هر دوی این پین ها باید به صفحه AGND سیستم متصل شوند. ولتاژهای AGND و DGND در حالت ایده آل باید در یک یتانسیل باشند و نباید بیش از 0.3 ولت از هم فاصله داشته باشند، حتی به صورت گذرا.

4,5 VB2, VB1

ورودی های آنالوگ ADC B. محدوده ورودی در هر کانال بسته به وضعیت پین RANGE روی لبه پایین رونده CS، 0 ولت تا VREF یا محدوده VREF است.

6,7 VA2, VA1

ورودی های آنالوگ ADC A. محدوده ورودی در هر کانال بسته به وضعیت پین RANGE روی لبه پایین رونده CS، 0 ولت تا VREF یا محدوده VREF است.

10 VREF

خازن بایپس مرجع و انتخاب مرجع خارجی. این پین به مرجع داخلی متصل است و نیاز به یک خازن بایپس دارد. ولتاژ نامی مرجع 2.5 ولت است که در این پین ظاهر می شود. با این حال، اگر مرجع داخلی قرار است به صورت خارجی در یک سیستم استفاده شود، باید از پین های DCAPA یا DCAPB گرفته شود. این پین همچنین همراه با پین REF SELECT هنگام اعمال یک مرجع خارجی به AD7866 استفاده می شود.

11 RANGE

محدوده ورودی آنالوگ و انتخاب کدگذاری خروجی. ورودی منطقی . وضعیت این پین تعیین می کند که کانال های ورودی آنالوگ در AD7866 چه محدوده ورودی داشته باشند و همچنین نوع کدگذاری خروجی را که ADC برای نتیجه تبدیل استفاده می کند انتخاب می کند. در لبه پایین رونده $^{\circ}$ وضعیت این پین برای تعیین محدوده ورودی آنالوگ تبدیل بعدی بررسی می شود. اگر این پین به صفر منطقی گره خورده باشد، محدوده ورودی آنالوگ $^{\circ}$ ولت تا VREF است و کدگذاری دیتا خروجی از قطعه، مستقیم باینری (بی علامت) خواهد بود (برای تبدیل بعدی). اگر زمانی که CS پایین میآید، این پین به منطق $^{\circ}$ گره خورده باشد، محدوده ورودی آنالوگ $^{\circ}$ *YREF است و کدگذاری خروجی برای قطعه، مکمل $^{\circ}$ (علامت دار) خواهد بود. با این حال، اگر بعد از لبه پایین رونده $^{\circ}$ سطح منطقی پین مکمل $^{\circ}$ (علامت دار) خواهد بود. با این حال، اگر بعد از لبه پایین رونده $^{\circ}$ RANGE روی هشتمین لبه پایین رونده $^{\circ}$ SCLK تغییر کند، کدگذاری خروجی به گزینه دیگر بدون هیچ تغییری در محدوده ورودی آنالوگ تغییر می کند.

Range Level @ Point A ¹	Range Level @ Point B ²	Input Range ³	Output Coding ³
Low	Low	0 V to V _{REF}	Straight Binary
High	High	$V_{REF} \pm V_{REF}$	Twos Complement
Low	High	$V_{REF}/2 \pm V_{REF}/2$	Twos Complement
High	Low	0 V to 2 \times V _{REF}	Straight Binary

NOTES

Point A = Falling edge of CS.

²Point B = Eighth falling edge of SCLK.

³Selected for next conversion.

شکل (1-3) انتخاب کدگذاری خروجی و رنج ورودی آنالوگ

12 AVDD

پین منبع تغذیه آنالوگ، 2.7 ولت تا 5.25 ولت. این تنها ولتاژ تغذیه برای تمام مدارهای آنالوگ در AVDD است. ولتاژهای AVDD و AVDD در حالت ایده آل باید در پتانسیل یکسانی باشند و نباید بیش از 0.3 ولت از هم فاصله داشته باشند حتی به صورت گذرا. این منبع باید به AGND توسط خازن بایپس شود.

13 DVDD

پین منبع تغذیه دیجیتال، 2.7 ولت تا 5.25 ولت. این ولتاژ تغذیه برای تمام مدارهای دیجیتال در AVDD است. ولتاژهای AVDD و AVDD در حالت ایده آل باید در پتانسیل یکسانی باشند و نباید بیش از 0.3 ولت از هم فاصله داشته باشند حتی به صورت گذرا. این منبع باید به 0.3 توسط خازن بایپس شود.


14 DGND

زمین دیجیتال. این نقطه مرجع زمین برای تمام مدارهای دیجیتال در AD7866 است. ولتاژهای DGND و AD7866 است. ولتاژهای AGND و AGND در حالت ایده آل باید در پتانسیل یکسانی باشند و نباید بیش از 0.3 ولت از هم فاصله داشته باشند، حتی به صورت گذرا.

15,16 DOUTA, DOUTB

خروجی داده های سریال . بیت ها در لبه پایین رونده SCLK خارج می شوند. داده های هر دو STATUS از این پین به طور همزمان ظاهر می شوند. جریان داده شامل یک صفر اول و سه بیت STATUS و 12 بیت داده تبدیل است. ابتدا MSB ارائه می شود. اگر CS برای 16 کلاک SCLK متوالی پس از خروج داده های TOUTA یا DOUTB یا DOUTB ، صفر نگه داشته شود، داده های ADC دیگر روی پین DOUT قرار می گیرند. این قابلیت اجازه می دهد تا داده های حاصل از تبدیل همزمان در هر دو DOUT در قالب سریال در DOUTB یا DOUTB به تنهایی با استفاده از یک پورت سریال جمع آوری شود.

AD7866 معر في كاملAD7866



شكل (1-4) يک چرخه كامل خواندن ديتا

17 VDRIVE

ولتاژ ارائه شده در این پین تعیین می کند که رابط منطقی در چه ولتاژی کار کند.(TTL or CMOS) این پین باید به DGND توسط خازن بایپس شود.

18 SCLK

كلاك سريال. حداكثر 2

19 CS

انتخاب تراشه .

20 A0

Multiplexer Select ورودی منطقی . این ورودی برای انتخاب جفت کانالی که باید به طور همزمان Multiplexer Select و ADC B و ADC A یا کانال 2 هر دو ADC B و ADC استفاده تبدیل شوند، یعنی کانال 1 هر دو ADC B و ADC B یا کانال 2 هر دو مالتی پلکسر برای تبدیل می شود. وضعیت منطقی این پین بر روی لبه پایین رونده CS بررسی می شود و مالتی پلکسر برای تبدیل در بعدی تنظیم شده است. اگر صفر باشد، تبدیل در کانال 1 هر ADC انجام می شود. اگر 1 باشد، تبدیل در کانال 2 هر ADC انجام می شود.

فصل 2: پیاده سازی AD7866

2-1- مقدمه

برای پیاده سازی کنترلر AD7866 نیاز به یک مدل AD7866 می باشد. اکثر اوقات این مدل در تست بنچ ساخته می شود . اما ما تصمیم گرفتیم که این مدل را جداگانه ایجاد نماییم و در آخر به کنترلر مربوطه در تست بنچ وصل نماییم .

2-2- پياده سازى AD7866

همانطور که در فصل قبل بیان شد ، برای انجام یک تبدیل باید مراحل زیر طی نماییم .

1- انتخاب محدوده ورودی آنالوگ ، نوع کدگذاری خروجی و کانال

اگر محدوده ورودی آنالوگ را بین 0 تا VREF کدگذاری خروجی را باینری ساده (بی علامت) انتخاب کنیم ، بر اساس توضیحات پین RANGE و شکل 1-3 ، باید این پین درلبه های پایین رونده 1-3 و هشتمین کلاک SCLK روی صفر تنظیم شود. از این جهت پین RANGE را همیشه به زمین وصل می کنیم تا به رنج و کدگذاری مطلوب برسیم.

همچین می خواهیم کانال 1 هر دو ADC B و ADC B را بخوانیم ، لذا طبق توضیحات پین A0 A0 باید این پین در لبه پایین رونده A0 مقدار صفر را داشته باشد. از این جهت پین A0 ممیشه به زمین وصل می کنیم تا کانال مورد نظر همیشه انتخاب باشد .


2- ارتباط با تراشه

نوع ارتباط ADC كاملا شبيه SPI مي باشد ، مي توانيم از SPI استفاده كنيم .

تنظیمات مربوطه شامل 1 = CHPOL (یعنی حالت idle کلاک روی 1 باشد) و 1 باشد. 1 = CHPHASE (یعنی دیتا بر روی لبه بالارونده 1 نمونه برداری می شود 1 می باشد. 1 با صفر کردن 1 یک تبدیل آغاز می شود.

با دادن 16 کلاک در پین SCLK یک تبدیل کامل خواهد شد و دیتا خروجی هر ADC به طور جدا بر روی پین مربوطه (در قسمت پین های DOUTA, DOUTB توضیح داده شد) قرار خواهند گرفت . پس از این 16 کلاک اگر CS برابر 1 شود تبدیل به پایان می رسد .اما اگر CS

ADC را از یک پین بخوانیم زیرا در 16 کلاک بعدی دیتا ADC را از یک پین بخوانیم زیرا در 16 کلاک بعدی دیتا متناظر بر روی پین خروجی ظاهر می شود . مانند شکل زیر :



شکل (2-1) یک چرخه کامل خواندن دیتا دو ADC از یک یایه

دیتا های خروجی شامل یک صفردر اول سپس سه بیت STATUS و به دنبال آن 12 بیت داده ADC می باشد . (مانند شکل بالا). بیت اول STATUS مقدار RANGE می باشد که مشخص می نمایید دیتا که خواهد آمد ، دارای چه محدوده ورودی آنالوگی می باشد (جدول 1-3) . بیت بعدی مشخص کننده کانال تبدیل جاری می باشد (توضیحات پین 10-10) . بیت آخر نیز همیشه صفر می باشد. مقدار دو بیت اول طبق توضیحات قسمت مقدمه به حالت پین های RANGE و 10-10 در لبه پایین رونده 10-10 در هنگام تبدیل قبلی مربوط می باشد و در تبدیل جاری اعمال می شوند .

2-3- کد VHDL

به دلیل وجود ADC مشابه در این تراشه ، می توانیم با ساخت ماژول یک ADC از آن نمونه بگیریم ADC تا ADC دوم را نیز بسازیم .فایل ADC single.vhd به توصیف یک ADC می پردازد و فایل ADC در واقع مدل کامل این تراشه می باشد که از ADC مجزا تشکیل شده است .

: AD7866_model_single.vhd های موجود در فایل Generic

adc vref mv : integer := 3000;

در واقع مقدار داده شده به ADC به جای پین VREF می باشد.


adc_channel1_mv : integer := 1500; adc channel2 mv : integer := 300;

مقدار كانال ها به ميلي ولت

channel_bit : std_logic := '0'

انتخاب كانال

با ساخت یک تست بنچ (tb1.vhd) کد خود را تست می نماییم .



AD7866 پياده ساز ي

AD7866 پیاده سازی کنترلر -2-4

پس از پیدا سازی مدل ، حال می توانیم با ساخت کنترلر و وصل آن به مدل ساخته شده ، صحت عملکرد کار خود را بررسی کنیم .

فایل ad7866_driver.vhd شامل کنترلر نوشته شده می باشد.

این پورت ها باید به مدل وصل شوند.

پس ایجاد کلاک و دادن آن به i_clk و فعال کردن کنترلر با استفاده از i_reset مقدار خوانده شده توسط i_reset کنترلر بر روی i_clk مراصل i_clk قرار می گیرد .مقدار i_clk مشخص می کند که آیا دیتا موجود بروی i_clk مولسله i_clk معتبر هست یا خیر . i_clk باشد یعنی i_clk باشد یعنی i_clk مقدار i_clk باشد یعنی i_clk باشد i_clk

حال پس از ایجاد تست بنچ tb2.vhd خروجی مدار را چک می نماییم.

