

دانشکده مهندسی برق

گزارش پروژه درس VHDL

راه اندازی و شبیه سازی واحد SPI قطعه ADF4351

على رضازاده - ۴۰۱۶۱۱۴۸

استاد:

دکتر ستار میرزاکوچکی

دى ماه 1401

فهرست مطالب

*	۱: مقدمه
۴	۲: تشریح کد
۴	۱-۲: موجودیت
Δ	۲–۲: معماری
٩	۳:تست بنچ
•	۴:شبیهسازی،


۱: مقدمه

در این بخش، به توضیحاتی ابتدایی در رابطه با واحد SPI قطعه ADF4351 میپردازیم.

ارتباط سریال این قطعه از ساختار سادهای تشکیل شده است. پایههای مربوط به ارتباط سریال این قطعه عبارتند از کلای می دیگر از پایههای مهم مربوط به CE میباشد که در صورت فعال نبودن قطعه کاری انجام نخواهد داد.

قطعه ADF4351 دارای یک رجیستر ۳۲ بیتی بوده که اطلاعات دریافتی از طریق ارتباط سریال را در آن ذخیره می کند، سپس با توجه به بیتها اطلاعات مورد نظر را به رجیستر دیگری فرستاده و یا کار خاصی انجام می دهد که مربوط به حوزه بررسی ما نمی باشند.

وظیفه پایه LE نیز به این شکل است که هنگامی که مقدار 0, و آن قرار گرفت، ارسال T بیت شروع شده و پس از آخرین کلاک دوباره مقدار 1, روی آن قرار می گیرد. شکل زیر نحوه عملکرد پایهها را به خوبی نشان می دهد.



شکل ۱) دیاگرام زمانی مربوط به پایههای ارتباط سریال

طبق زمان بندیهای مشخص شده در جدول دیتا شیت، دوره تناوب مناسب برای این واحد ۵۰ نانو ثانیه بوده که معادل فرکانس کاری 20 Mbps برای واحد SPI میباشد.

۲: تشریح کد

کد مربوطه در برنامه ISE از شرکت Xilinx نوشته و شبیهسازی شده است.

در اولین بخش کد کتابخانههای مورد نیاز برای انجام پروژه را اضافه میکنیم. در شکل زیر این کتابخانهها قابل مشاهده میباشند.

```
1 -- Required Libraries

2 library IEEE;

3 USE IEEE.STD_LOGIC_1164.ALL;

4 USE IEEE.NUMERIC_STD.ALL;

مكل ۲) كتابخانههاي افزوده شده
```

۱-۲: موجودیت

در این بخش ابتدا کتابخانه استاندارد IEEE افزوده شده، سپس با افزودن بخشهای بعد قابلیت استفاده از تایپهای Std_Logic و عملیاتهای محاسباتی را فراهم ساختهایم.

Start بخش بعدی کد مربوط به موجودیت پروژه بوده که در آن پورتهای مورد نظر را تعریف می کنیم. پورتهای Rst و Rst تنها برای بررسی شبیه سازی بوده و در قطعه اصلی وجود خارجی ندارند. با t شدن t شبیه سازی آغاز شده و t نیز عملیات ارسال را متوقف می کند.

```
6 entity Spi_module is
       port ( -- inputs --
             Clk_sys :in std_logic; -- Master Clock
 8
             Start
                      :in std_logic; -- Additional bit to start the process (not actual pin on device)
                           std logic; -- a synchronous Reset Pin (not actual pin on device)
 10
              -- outputs --
 11
                      :out std_logic; -- Slave Clock
 12
             SCK
             LE
                            std logic; -- LE pin of the Slave (Read Report for more information)
 13
                      :out
                      :out std logic; -- Chip Enable of the Slave
 14
              CE
                      :out std_logic); -- Data port of the Slave in Data Sheet
             MOSI
 15
16 end Spi module;
```

شکل ۳) موجودیت واحد SPI نوشته شده

«توضیحات مربوط به باقی پایهها در بخش مقدمه داده شده است.

پس از پایان بخش موجودیت، بخش معماری کد نوشته شده را مورد بررسی قرار میدهیم.

۲-۲: معماري

بخش معماری به دو قسمت تقسیم میشود. بخش ابتدایی مربوط به تعریف سیگنالها و مشخص کردن برخی از پارامترها بوده که با نام Declarative Part شناخته میشود.

```
18 architecture test of Spi module is
    -- In/Out signals -
19
   signal Start_s : std_logic := '0';
20
21
    signal Rst s
                     : std logic := '0';
   signal LE s
                     : std_logic := '1';
22
                     : std_logic := '0';
            CE s
    signal
23
            MOSI s
24
                     : std_logic := '0';
                     : std_logic := 'Z';
25
    signal SCK s
   signal Data s
                    : std logic vector (31 downto 0) := (others => '0');
     -- Data --
                   : std_logic_vector (31 downto 0) := "0110100100101111001011010010011";
    constant Data
28
29
     -- Control signals -
    signal Cnt
                     : unsigned (4 downto 0) := "11111";
30
    -- States --
31
            Mode is (Idle, Send, delay ins, delay ce);
32
33 signal State : Mode := Idle;
```

شکل ۴) بخش Declarative معماری

در قسمت ابتدایی، سیگنال اتصالی پورتها تعریف شده است. این عملیات در شبیهسازی تأثیر خاصی نداشته اما در بهبود عملیات روتینگ توسط خود برنامه اثر قابل توجهی دارد. بیتهایی که قرار است ارسال شوند توسط دستور constant به شکل یک مقدار ثابت تعریف شده که بعدا آن را روی سیگنال Data_s قرار میدهیم. سیگنال Cnt نیز یک عدد ۵ بیتی با مقدار اولیه ۳۱ بوده که تعداد بیتهایی که قرار است ارسال شوند را مشخص میکنند. پس از ارسال هر بیت مقدار آن یکی کم میشود تا در نهایت برابر صفر بشود. صفر شدن این سیگنال تمام شدن عملیات ارسال را نشان داده و همانطور که مشاهده کردیم باید پس از آن سیگنال مربوط به LE دوباره میاهده. این موارد را در بخشهای بعد مشاهده خواهیم کرد. در بخش States ابتدا تایپی جدید به نام Mode را تعریف کرده که نشان دهنده هر مرحله از انجام کل عملیات میباشد. سیگنال State نیز از همین تایپ تعریف شده و مقدار اولیه Idle را به آن داده ایم. هنگامی که در حالت Idle هستیم هیچ کار خاصی را انجام نمیشود و شده و مقدار اولیه کنترلی برای شروع عملیات بررسی میشوند.

بخش بعدی نیز مربط به قسمت Instantiation بوده که بیشتر بخش کد را به خود اختصاص داده است. این قسمت را ریز به ریز مورد بررسی قرار میدهیم.

```
35 begin
36 -- signals to ports --
37 CE <= CE_s;
38 LE <= LE_s;
39 MOSI <= MOSI_s;
40 SCK <= SCK_s;
41 Rst_s <= Rst;
```

شکل ۵) شروع بخش Instantiation

دستور Begin نشان دهنده شروع این بخش از معماری میباشد، سپس سیگنالهای تعریف شده در بخش پیشین را به پورتهای مربوطه متصل کردهایم.

```
-- Main Process --
42
       Process (Clk sys) Begin
43
44
          if (Clk sys ='l' and Clk sys'event) then -- Rising edge of Clock --
45
46
             if (Rst s ='l') then
47
             state
                      <= Idle;
48
                      <= '0';
             CE s
49
             LE s
50
                      <= '1';
51
             else
52
                Data s
                          <= Data;
                Start s <= Start;
53
```

شكل ۶) شروع بخش Process

بدنه اصلی کد درون یک Process قرار دارد که حساس به تغییرات کلاک سیستم میباشد. شرط درون دستورات بالا رونده بودن لبه کلاک را بررسی میکند و در صورت بر قراری شرط دستورات درون آن اجرا میشود. در اولین مرحله بالاترین اولویت بررسی مربوط به Reset سنکرون میباشد. در صورتی که این سیگنال مقداری برابر 'داشت، سیگنالهای اصلی را ریست کرده و به حالت Idle که حالت اولیه میباشد برمی گردیم و تا زمانی که دوباره دستور Start داده نشود در این حالت باقی میمانیم.

در صورتی که شرط Reset برقرار نبود دستور Case مورد بررسی قرار می گیرید. دستور Reset حالتهای مختلف سیگنال State را چک کرده و با توجه به حالتی که در آن قرار دارد دستورات مربوطه را اجرا می کند. سیگنال State می اشد. در این State سیگنالها در حالت اولیه خود قرار داشته و شمارنده مقدار اولیه خود را دارد. در صورت '1'شدن مقدار سیگنال Start فرایند ارسال دیتا شروع می شود. در این مرحله با '1' کردن CE و '0' کردن LE فرایند را آغاز کرده و سپس وارد حالت Delay_ins می شویم. در صورت '0' بودن Start نیز در حالت اولیه Idle باقی می مانیم.

```
54
                   Case State is -- Taking actions based on State value
55
                      when Idle
                                    =>
                         MOSI_s <= '0';
56
                                  <= "111111";
                         Cnt
57
                                  <= '0';
58
                                  <= 'Z';
59
                         SCK s
                                  <= '1';
                         LE s
60
                         if (Start s = '1') then -- checks if process should start or not
61
62
                            State <= delay ins;
                            CE_s <= '1';
63
                            LE_s <= '0';
64
65
                         else
                                                 -- if the previous condition is not true
66
                            State <= Idle;
                                                 --- remain in the Idle Mode
                            CE s <= '0';
67
                            LE s <= '1';
68
                         end if;
69
```

شکل ۷) بررسی حالت Idle

در مرحله Delay_ins اولین بیت آماده ارسال شده و روی MOSI قرار می گیرد، یکی از شمارنده کم شده و State وارد مرحله Slave فرستاده خواهد شد.

```
71
                     when delay_ins =>
72
                        State
                                 <= Send;
                                 <= '1';
                        CE s
73
                        MOSI s
                                 <= Data s (to integer(Cnt)); -- puts data on MOSI
74
                        Cnt
                                 <= Cnt - 1;
75
                                 <= '0';
76
                           شکل ۸) بررسی حالت Delay_ins
```

در مرحله Send یک شرط برای بررسی مقدار شمارنده وجود دارد و عملیات انتقال را تا زمانی که به صفر نرسیده انجام میدهد. دستور to integer مقدار binary این شمارنده را به integer تبدیل می کند. زمانی که مقدار انجام میدهد. دستور Delay_ce می شویم.

```
78
                       when Send
                                       =>
79
                          MOSI s
                                   <= Data_s (to_integer(Cnt));</pre>
                          CE s
                                    <= '1';
80
                                    <= '0';
                          LE s
81
                           if (cnt /= 0) then -- checks if all bits have been sent
82
83
                              State <= Send:
                              Cnt <= Cnt -1;
84
85
                          else
86
                              State <= delay ce;
                              Cnt
                                    <= "111111";
87
                          end if;
88
                              شکل ۹) بررسی حالت Send
```

مرحله Delay_ce نیز زمان کافی برای انتقال آخرین بیت را فراهم کرده و دقت شود که سیگنالهای کنترلی Start مقدار خود را حفظ می کنند. پس از این مرحله دوباره وارد حالت Idle شده تا زمانی که دوباره سیگنال مقدار '1' گرفته و دیتای بعدی طبق مراحل شرح داده شده ارسال شود.

```
when delay_ce => -- sending is complete and go back to
90
                                 <= Idle; --- the Idle State
91
92
                         CE s
                                  <= '1';
                         LE_s
                                  <= '0';
93
                                  <= "111111";
                         Cnt
94
                   End Case;
95
               End if;
96
```

شکل ۱۰) بررسی حالت Delay_ce

تنها بخش باقی مانده تولید کلاک Slave میباشد. از آنجایی که تولید کلاک باعث مصرف توان شده نمی توان Slave این کلاک را همیشه فعال نگه داشت. به همین دلیل تا زمانی که در مرحله Idle هستیم کلاکی برای Slave ارسال نمی کنیم. با خارج شدن از حالت Idle و فعال شدن CE این کلاک را با اختلاف فاز ۱۸۰ درجه نسبت به کلاک سیستم به قطعه مورد نظر می دهیم. این کار باعث می شود تا دیتا در پایدار ترین زمان ممکن توسط Slave خوانده شود.

```
if (CE_s = '1' and state /= Idle) then -- When should give clock to slave
SCK_s <= not(CLK_sys); -- Best phase for slave clock

else
SCK_s <= 'Z';
end if;

find Process;
end test;</pre>
SCK_s = 'I' and state /= Idle) then -- When should give clock to slave
SCK_s <= not(CLK_sys); -- Best phase for slave clock

else
SCK_s <= 'Z';
end if;
school and state /= Idle) then -- When should give clock to slave
SCK_s <= not(CLK_sys); -- Best phase for slave clock

else
SCK_s <= 'Z';
end if;
school and state /= Idle) then -- When should give clock to slave
SCK_s <= not(CLK_sys); -- Best phase for slave clock

else
school and state /= Idle) then -- When should give clock to slave
SCK_s <= not(CLK_sys); -- Best phase for slave clock

else
school and state /= Idle) then -- When should give clock to slave
school and state /= Idle) then -- When should give clock to slave
school and state /= Idle) then -- When should give clock to slave
school and state /= Idle) then -- When should give clock to slave
school and state /= Idle) then -- When should give clock to slave
school and state /= Idle) then -- When should give clock to slave
school and state /= Idle) then -- When should give clock to slave
school and school and state /= Idle) then -- When should give clock to slave
school and school a
```

شكل ۱۱) توليد سيگنال SCK

۳: تست بنچ

تست بنچ بر خلاف کد اصلی تنها از بخش معماری تشکیل شده و موجودیت ندارد. در این بخش به سیگنالها مقادیری برای بررسی شبیه سازی و اطمینان از صحت عملکرد کد داده میشود. در بخش Declarative سیگنالها را تعریف و مقدار اولیه می دهیم. دوره تناوب کلاک اصلی را نیز به شکل یک مقدار ثابت تعریف کرده ایم.

```
5 ENTITY Spi tb IS
 6 END Spi tb;
 7
   ARCHITECTURE behavior OF Spi tb IS
 8
        -- Component Declaration for the Unit Under Test (UUT)
10
11
12
       --Inputs
13
       signal Clk sys : std logic := '0';
14
       signal Start : std_logic := '0';
15
       signal SCK
                    : std logic := '0';
       signal Rst
                    : std logic := '0';
16
17
       --Outputs
18
       signal LE : std logic:='l';
19
       signal CE : std logic:='0';
20
21
       signal MOSI : std logic;
       --inner
22
23
24
       -- Clock period definitions
       constant Clk sys period : time := 50 ns;
25
```

۱۲) بخش Declarative معماری تست بنچ

در بخش ابتدایی Instantiation معماری تست بنچ، قطعه طراحی شده در بخش پیشین را از کتابخانه Work فرخوانی کرده و سیگنالهای تعریف شده را به پورتهای معادل متصل می کنیم.

```
-- Instantiate the Unit Under Test (UUT)
28
29
       uut:entity work.Spi module PORT MAP (
              Clk sys => Clk sys,
30
31
              Start => Start,
              SCK => SCK,
32
              LE => LE,
33
              CE => CE,
34
              MOSI => MOSI,
35
              Rst => Rst
            );
37
```

۱۳) اتصال سیگنالها به پورتهای قطعه

در آخر نیز به دو سیگنال Rst و Start سیگنال هایی را داده که در شبیه سازی می توان نتیجه آنرا مشاهده کرد. سیگنال کلاک سیستم نیز بر اساس دوره تناوب تعریف شده ساخته می شود. به این شکل که نصف دوره تناوب مقدار 1 و نصف دیگر مقدار 0 به آن داده شده است.


```
Start <='0', '1' after 100 ns, '0' after 200 ns,'1' after 1000 ns, '0' after 1100 ns;
          Rst <='0', '1' after 800 ns, '0' after 900 ns;
40
41
       -- Clock process definitions
42
       Clk_sys_process :process
43
       begin
44
45
          Clk sys <= '0';
          wait for Clk_sys_period/2;
46
47
          Clk sys <= '1';
48
          wait for Clk sys period/2;
       end process;
49
50
```

۱۴) مقدار دهی به سیگنالها و کلاک سیستم

۴: شبیهسازی

برای مشاهده نتیجه خروجی نیز تنها کافیست از بخش Simulation فایل تست بنچ نوشته شده را اجرا کرده، سیگنالهای اضافی جهت بررسی را از بخش uut افزوده و با گذراندن زمان خروجی را مشاهده کنیم.

Idle همانطور که در نتیجه شبیه سازی مشاهده می کنیم تا زمانی که سیگنال Start مقدار 0 داشته در حالت State باقی مانده ایم. پس از 1 شدن Start سیگنال های کنترلی و کلاک Slave فعال شده و به State بعدی رفته ایم. باقی مراحل نیز همانطور که در تشریح کد بیان شد مرحله به مرحله طی شده است.




۱۵) بخش ابتدایی نتیجه شبیهسازی

در بخش زیر نیز نحوه عملکرد پایه ریست را مشاهده می کنیم. با فعال شدن ریست به حالت Idle رفته، سیگنالها مقدار اولیه خود را دریافت کرده و سیگنال کلاک Slave را نیز قطع می کنیم. با دریافت دوباره سیگنال کلاک Slave را نیز قطع می کنیم. با دریافت دوباره سیگنال ارسال دیتا برای بار دیگر انجام شده و پس از نهایی شدن عملیات متوقف می شود.



۱۶) نحوه عملکرد Reset



۱۷) پایان ارسال دیتا در شبیهسازی