

دانشکده مهندسی برق

### پیاده سازی پروتکل ارتباطی SPI\_3 Wire در قطعهی AD9177

جواد سرمیلی ۴۰۱۶۱۱۷۵

استاد راهنما: دکتر میرزاکوچکی

بهمن ماه ۱۴۰۱



### فهرست مطالب

Δ	فصل اول: معرفی پروتکل SPI
۶	\_\_ پروتکل SPISPI پروتکل
Υ	
Y	
Λ	1_۴ انتخاب اسليو
Λ	۵_۱_ اسلیوهای متعدد
A	NOSI و MISO و MISO سيستستستستستستستستستستستستستستستستستست
٩	۱_۷ مراحل انتقال داده در پروتکلSPI
1 •	
11	
18	فما دمور کردند شاتها
14	۲ ۱ مقدمه
14	· _ · _ · _ · _ · _ · _ · _ · _ · _ · _
14	۰ خماندن: النمشت: ۲ ۳ خماندن: النمشت:
1,6	۱ <u>-</u> ۱ ونکل بوشش
14	
١۵	
١۵	
	٧_٢_ چرخه نوشتن
18	
١٧	٩_٢_ پیکربندی ثباتها
7۶	فصل سوم: کد نویسی پروتکل SPI_3Wire
TY	
77	٣_٢_ بدنه کد
۳۸	فصل حماره: شبيه سازي بروتكل SPI 3Wire

٣۶	۴_۱_ چک کردن Snytax
٣۶	۴_۲_ نوشتن Test_Bench
٣٩	۳_۴_ شبیه سازی بر اساس مقادیر دیتاشیت
F7	مراحع

# فصل اول معرفی پروتکل SPI


#### ۱\_۱\_ پروتکل SPI

در ارتباط بین دستگاه های الکترونیکی، لازم است که دو طرف زبان یا منظور یکدیگر را متوجه شوند. در الکترونیک این زبان مشترک بین دستگاهها پروتکل نامیده می شود. در واقع پروتکلها، قرار دادهایی هستند که بین دو دستگاه در مورد نوع انتقال دیتا وجود دارند.

یکی از انواع این پروتکلها، پروتکل SPI است که برای ارتباط بین دو یا چند دستگاه استفاده میشود. در این نوع ارتباط یک دستگاه به عنوان Master و دستگاههای دیگر به عنوان Slave شناخته میشوند.

Master که عمدتا یک لاجیک منطق پذیر است وظیفه کنترل ارتباط و دیتا یا اطلاعات منتقل شده را دارد در حالی که Slave معمولا انواع سنسورها، نمایشگر ها و آیسیهای حافظه هستند که از مرکزی واحد دستور می گیرند.

در پروتکل SPI چهار خط یا سه خط انتقال بین مرکز واحد و هر یک از مصرف کنندهها وجود دارند که هر یک وظیفه خاصی را بر عهده دارند (شکل ۱\_۱).



شكل ١\_١: يك ارتباط SPI

1\_1 انواع سیگنال های منطقی SPI

سيگنال SCLK : پالس ساعت

سيگنال MOSI : خروجي واحد مركزي

سگنال MISO : ورودی مصرف کننده

سیگنال SS: انتخاب مصرف کننده

این پورتها به نامهای زیر نیز شناخته میشوند:

MOSI: SIMO, SDO, DO, DOUT, SI, MTSR

MISO: SOMI, SDI, DI, DIN, SO, MRST

SS: nCS, CS, CSB, CSN, nSS, STE, SYNC

SCLK: SCK, CLK

سیگنال Chip Select کمتر به صورت Active High دیده میشود و در این صورت نشانه گذاری پایهها آن را مشخص می کند.

۱\_۳ پروتکل SPI چگونه کار می کند؟

سیگنال کلاک، بیتهای خروجی از طرف مستر را با بیتهای نمونه از طرف اسلیو سنکرون می کند. هر بیت از داده بر اساس یک سیکل زمانی خاص ارسال می شود. بنابراین سرعت انتقال داده توسط فر کانس سیگنال کلاک تعیین می شود. ارتباط SPI همواره توسط مستر آغاز می شود چرا که مستر سیگنال کلاک را می سازد و تعریف می کند.

هر پروتکل ارتباطی که در آن دستگاهها بر اساس یک سیگنال کلاک کار میکنند ،پروتکل سنکرون نامیده می شود. البته متدهای غیر سنکرونی وجود دارند که از سیگنال کلاک بهره نمی گیرند به عنوان مثال در UART، اسلیو و مستر نرخ ارسال و دریافت داده ی از پیش تعیین شده ای دارند.

سیگنال کلاک در پروتکل SPI می تواند از طریق تنظیم مشخصات فاز کلاک تعیین شود. در این جا ۲ المان وجود دارد که تعیین می کنند بیتها چه زمانی ارسال یا نمونه برداری شوند. پلاریته کلاک توسط مستر مشخص می شود و پس از نمونه برداری از بیتهای خروجی که توسط اسلیو انجام می شود ، دو دستگاه با


یکدیگر سنکرون خواهند شد. در این شرایط اسلیو بیتهایی را در اولین یا دومین لبه پالس کلاک (فارغ از اینکه پالس در حال صعود یا نزول باشد) از طرف مستر دریافت میکند.

#### 1\_4 انتخاب اسليو

مستر می تواند تصمیم بگیرد که با کدام اسلیو ارتباط برقرار کند انتخاب اسلیو توسط مستر از طریق خط CS/SS در سطح ولتاژ پایین صورت می گیرد. در حالتی که هیچ دادهای ارسال نمی شود خط انتخابی اسلیو در سطح ولتاژ بالا نگه داشته می شود. چندین پین CS/SS ممکن است روی تراشه مستر به چشم بخورند که امکان اتصال اسلیو ها به صورت موازی را فراهم می کنند. اگر تنها یک پین CS/SS موجود باشد، اسلیوها می توانند از طریق زنجیره دایسی به مستر متصل شوند.

#### ۵\_۱\_ اسلیوهای متعدد

SPI می تواند به گونهای تنظیم شود تا یک مستر کنترل چند اسلیو را به دست بگیرد. ۲ راه برای اتصال چند اسلیو به مستر وجود دارد. اگر مستر پینهای متعددی برای اتصال اسلیوها داشته باشد. اسلیوها می توانند به صورت موازی به مستر متصل شوند (شکل  $_1$ راست). اما اگر تنها یک پین برای اتصال اسلیوها موجود باشد اسلیوها به صورت زنجیره دایسی مطابق شکل زیر (شکل  $_1$ راست) به مستر متصل خواهند شد.



شكل ٢\_١: نحوه اتصال اسليوهاي متعدد.

٨


<sup>&</sup>lt;sup>1</sup> Daisy- Chaining

#### MISO <sub>و</sub> MOSI \_ پین

مستر اطلاعات را بیت به بیت و به صورت سریال از طریق خط MOSI ارسال می کند، اسلیو اطلاعاتی که از طرف مستر ارسال می شود را از طریق پین MOSI دریافت می کند. در داده هایی که از مستر به اسلیو ارسال می شوند، معمولاً اولین بیت پر ارزش ترین بیت است .


SPIمراحل انتقال داده در پروتکل  $_{-}$ 

۱\_ مستر سیگنال کلاک را به اسلیو ارسال می کند (شکل ۳\_۱).




شكل ٢\_١: مرحله اول در پروتكل SPI .

۲\_ مستر سطح ولتاژ پین SS/CS را پایین می آورد و به این وسیله اسلیو را به حالت فعال میبرد (شکل ۴\_۱).




شکل۴\_۱: مرحله دوم در پروتکلSPI .

 $^{\infty}$ مستر از طریق خط MOSI شروع به انتقال داده به اسلیو می کند (شکل  $^{\infty}$ 1).



شكل ١\_٥. مرحله سوم در پروتكل SPI .

\*\_ اگر قرار باشد اسلیو به مستر پاسخ بدهد، این پاسخ از طریق خط MISO ارسال می شود (شکل ۴\_).



شكل ۱\_۶: مرحله چهارم در پروتكل SPI .

#### ۸\_۱\_ پینها

رابط سریال باید از پایههای SDIO ،SCLK و CSB تشکیل شده باشد.

#### **CSB**

CSB انتخاب چیپ است، یک سیگنال Active Low که دستگاه Slave را که Master قصد دارد با آن ارتباط برقرار کند، انتخاب می کند. به طور معمول، یک CSB اختصاصی بین Master و هر Slave وجود دارد. CSB همیشه توسط Master هدایت می شود.

CSB همچنین برای همگام سازی و قالب بندی ارتباطات به دستگاه Slave عمل میکند. هنگامی که CSB غیرفعال میشود، Slave به حالت آماده در انتظار دستور بعدی برمی گردد.

#### **SCLK**

SCLK سیگنال ساعت سریال است که دستگاه(های) Slave را با Master همگام می کند. به طور معمول، SCLK سیگنال ساعت سریال است که دستگاههای Slave در گذرگاه سریال به اشتراک گذاشته می شود. Master هدایت می شود.

#### **SDIO**

SDIO سیگنال داده دو جهته است. به طور معمول، SDIO برای همه دستگاههای Slave در گذرگاه سریال به اشتراک گذاشته می شود. SDIO یک پین دو طرفه با امپدانس بالا، هم در Master و هم بر روی SDIO است.


برای سازگاری، همه دستگاهها باید دارای پشتیبانی دو جهته در حالت ۳ سیم باشند.اگر پشتیبانی از حالت ۴ سیم در دسترس باشد، ممکن است پین SDO به عنوان بخشی از پیکربندی رابط توسط کاربر وارد و فعال شود، اما قابلیت دو جهته SDIO همچنان مورد نیاز است، حتی اگر در طول پیکربندی غیرفعال شود. اگر ۴ سیم با پیکربندی SDO فعال شود، SDO فقط به عنوان ورودی (SDI) عمل می کند تا زمانی که SDO غیرفعال شود.

#### **SDO**

SDO پین خروجی دادههای Slave است. به طور معمول، SDO برای همه دستگاه های Slave در گذرگاه سریال به اشتراک گذاشته می شود. SDO در هر زمان تنها توسط یک دستگاه Slave هدایت می شود، در غیر این صورت در امپدانس بالا است.

#### ۹\_۱\_ پیکربندی مرجع

نمودارهای زیر پیکربندی ارتباط سریال در دستگاههای سازگار با این ارتباط را نشان میدهند. پیکربندیهای دیگری نیز امکانپذیر است، اما نباید در عملکرد دستگاههای پشتیبانی شده اختلال ایجاد کند (شکل ۱\_۷).



شكل٧\_١: پيكربندى ارتباط سريال.

فصل دوم پیکربندی ثباتها

#### ١\_٢\_ مقدمه

ارتباط سریال به دو مرحله مجزا از هم تقسیم میشود. فاز اول مرحله دستورالعمل است و فاز دوم فاز داده Slave متقل میشود تا کار کند یا در پاسخ به مرحله دستورالعمل از دستگاه دستگاه دریافت میشود. مرحله دستورالعمل به عنوان یک کلمه ۱۶ بیتی در نظر گرفته میشود و بسته به پیکربندی دستگاه ابتدا MSB یا LSB یا LSB یا طیش فرض است.

CSB ممکن است صفر نگه داشته شود و چندین بایت داده ممکن است در طول فاز داده جابجا شوند. آدرسهای ترتیبی ممکن است به ترتیب صعودی یا نزولی بر اساس نحوه تنظیم ثباتهای پیکربندی ارسال شوند. پیش فرض آدرس دهی آدرس های متوالی نزولی است. با این تکنیک ممکن است یک یا چند بایت بدون نیاز به ارائه آدرس برای هر یک نوشته یا خوانده شود.

#### 7\_7\_ دستورالعمل

بلافاصله به دنبال لبه پایین رونده CSB که یک چرخه SPI را آغاز میکند، مرحله دستورالعمل است. اگر دستور نوشتن دادهها در یک ثبات هدف باشد، بایتهای داده به آدرس هدف هدایت میشوند که با آدرس مشخص شده در مرحله دستورالعمل شروع میشود. اگر دستور خواندن داده ها از دستگاه هدف باشد، آدرس مشخص شده اولین آدرسی است که دستگاه کو تکمیل مرحله دستورالعمل به آن پاسخ میدهد.

دستورالعمل همیشه شامل ۱۶ بیت است و می تواند به طور مستقیم آدرسها را تا 0x7FFF را نشان دهد. در صورت تمایل می توان از یک ثبات صفحه بندی برای تغییر آدرس اشاره شده در دستورالعمل استفاده کرد یا به عنوان شاخصی برای پخش همزمان به چندین دستگاه به دلخواه یا مورد نیاز برای یک برنامه خاص استفاده کرد. پیاده سازی هر کدام اختیاری است و ممکن است با مشخصات محصول تعیین شود.

#### ٣\_٢\_ خواندن انوشتن

مهم ترین بیت مرحله دستورالعمل، بیت نشانگر خواندن و نوشتن است. اگر این بیت تنظیم شود، یک دستورالعمل نوشتن را نشان میدهد. اگر این بیت صفر باشد، یک دستورالعمل نوشتن را نشان میدهد.

#### ۲\_۴\_ آدرس

۱۶ بیت به جز MSB مرحله دستورالعمل، دسترسی مستقیم به رجیسترهای 0x7FFF را فراهم می کند که هر کدام ۸ بیت داده را نشان می دهند.

۵\_۲\_ داده ها

داده ها همیشه در  $\Lambda$  بیت سازماندهی می شوند و از مرحله دستورالعمل پیروی می کنند. اگر یک رجیستر به بیش از  $\Lambda$  بیت نیاز داشته باشد، بایتهای متوالی در حافظه باید به گونه ای استفاده شود که آدرس پایین تر نشان دهنده بایت با اهمیت کمتر باشد. به عنوان مثال اگر ۱۶ بیت باید ذخیره شود، کم ارزش ترین بایت باید در 0x0010 مهم ترین بایت در 0x0011 ذخیره شود.


هنگامی که یک ثبات به بیش از ۸ بیت نیاز دارد و ۲ بایت یا بیشتر را در بر می گیرد و در عین حال آخرین بایت را به طور کامل اشغال نمی کند، توصیه می شود که داده ها LSB ارسال شوند (شکل ۱\_۲).

		1	I	l	LSB
Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8
	Bit 5	Bit 5 Bit 4	Bit 5 Bit 4 Bit 3	Bit 5 Bit 4 Bit 3 Bit 2	Bit 5 Bit 4 Bit 3 Bit 2 Bit 1

شکل ۱\_۲: تعداد داده ها به طور کامل یک یا چند بایت را پوشش نمیدهند.

#### ۶\_۲\_ زمان بندی

شکل ۲\_۲ نمودار زمان بندی قابل قبولی را نشان میدهند. تنها تفاوت بین این دو، حالت اولیه ساعت در رابطه با خط CSB است.



شکل ۲\_۲: زمان بندی قابل قبول در یک ارتباط سریال.

زمان تنظیم و نگهداری داده ها در سیگنال بالا تعریف شده است. سایر پارامترهای مهم زمان بندی نیز در شکل ۲\_۲ نشان داده شده است.

Spec Name	Meaning
$t_{ m DS}$	Setup time between data and rising edge of SCLK
t <sub>DH</sub>	Hold time between data and rising edge of SCLK
$t_{CLK}$	Period of the clock
$t_{\mathrm{S}}$	Setup time between CSB and SCLK
t <sub>H</sub>	Hold time between CSB and SCLK
t <sub>HI</sub>	Minimum period that SCLK should be in a logic high state
$t_{ m LO}$	Minimum period that SCLK should be in a logic low state
t <sub>Z</sub>	Maximum time delay between CSB deactivation and SDIO or SDO bus return to high impedance.
$t_{ m Access}$	Maximum time delay between falling edge of SCLK and output data valid for a read operation.

#### شکل ۳\_۲: سایر پارامترهای مهم زمان بندی.

#### ٧\_٢\_ چرخه نوشتن

بیتهای دستورالعمل و به دنبال آن دادهها به صورت سریال از طریق پین SDIO در لبه های افزایش یافته SCLK در دستگاه Slave نوشته میشوند. بسته به تنظیمات ، داده ها را میتوان ابتدا MSB یا LSB منتقل کرد.

به طور پیش فرض، دستگاه در حالت اول MSB و آدرس دهی نزولی پیکربندی شده است. هر دو ترتیب بیت و ترتیب بیت و ترتیب آدرس دهی متوالی را می توان از طریق پیکربندی ثبات مناسب تغییر داد.

#### ٨\_٢\_ چرخه خواندن

عملیات خواندن می تواند برای استفاده از ۳ سیم یا ۴ سیم (در صورت پشتیبانی) همانطور که در بالا توضیح داده شد پیکربندی شود و می تواند ابتدا با MSB یا ابتدا LSB فرمت شود. هدر دستورالعمل ابتدا روی دستگاه MSB یا LSB نوشته می شود (بسته به حالت). عملیات چهار سیم اختیاری ممکن است با تنظیم ثبات MSB یکربندی شود. در حالت ۳ سیمی، پین SDIO پس از دریافت هدر دستورالعمل با درخواست بازخوانی، به یک پایه خروجی تبدیل می شود. در حالت ۴ سیمی، درایورهای خروجی SDO بعد از آخرین لبه بالارونده به یک پایه خروجی تبدیل می شوند. و تا پایان چرخه خواندن فعال می مانند. هنگامی که CSB قطع می شود، SDO تا عملیات خواندن بعدی به امپدانس بالا باز می گردد.

فصل دوم: پیکربندی ثباتها

۹\_۲\_ پیکربندی ثباتها

پيكربندى ثبات 0x0000

ثبات 0x0000 باید رجیستر پیکربندی رابط سریال باشد و به صورت یک ثبات ۸ بیتی به صورت آینه ای اجرا می شود. این مورد تضمین می کند که صرف نظر از اینکه دادهها در کدام سمت جابجا می شوند، در صورت از بین رفتن همگامسازی دستگاه، بتوان دستگاه را برنامهریزی کرد. بنابراین هنگام نوشتن به این آدرس، همیشه لازم است که از هر دو طرف نوشته شود تا هر گونه ابهامی در پیکربندی این ثبات برطرف شود.

بیت ۷ و ۰

بیت ۷ و بیت • تنظیم مجدد تراشه را اجرا می کنند. تنظیم این بیت یک تابع بازنشانی را اجرا می کند که در غیر این صورت معادل یک تنظیم مجدد سخت است، با این استثنا که بیت های 0x0000 (این ثبات) و ماشین حالت SPI تحت تأثیر قرار نمی گیرند. علاوه بر این، سایر رجیسترهایی که از قبل روی هارد ریست بارگذاری نشده اند، تحت تأثیر قرار نمی گیرند.

بیت ۶ و ۱

هنگامی که این بیت تنظیم می شود، LSB ابتدا برای همه عملیات جابجا می شود. هنگامی که این بیت صفر است، MSB ابتدا برای همه عملیات جابجا می شود. پیش فرض این بیت صفر است و در نتیجه اولین عملیات MSB انجام می شود. با توجه به مرحله دستورالعمل، کل ۱۶ بیت به صورت کامل معکوس می شوند. اگر این بیت تنظیم شود، ابتدا LSB مرحله دستورالعمل ارسال می شود. اگر این بیت صفر باشد، بیت کنترلی R/W ابتدا ارسال می شود زیرا در موقعیت MSB دستورالعمل قرار دارد.

بیت ۵ و ۲

بیت ۵ و ۲ بیت کنترل افزایش ادرس است. وقتی این بیت صفر میشود، آدرسهای متوالی نزولی صعود میکنند. پیشفرض این بیت صفر است و در نتیجه آدرسها در حال نزول هستند.

بیت ۴ و ۳

بیت ۴ و ۳ بیت SDO Active است. دستگاه هایی که در حالت ۴ سیم کار میکنند وقتی این بیت تنظیم شود SDO را فعال میکنند و SDO به پین فقط ورودی تبدیل میشود. اگر این بیت صفر باشد، SDO غیر فعال است و تمام عملیات ورودی و خروجی از طریق SDIO انجام میشود. اگر دستگاه فقط یک دستگاه ۳ سیم است، تنظیم این بیت تاثیری در عملکرد ندارد. پیشفرض برای این بیت صفر است که منجر به عملکرد سیم میشود.

#### در شکل ۲\_۲ عملکرد بیت های ثبات به طور خلاصه بیان شده است.

#### Register 0x0000 Details

	Bit Name	Effect	Default
Bit 7 & 0	Soft Reset	Setting this bit initiates a reset equivalent to a hard reset with the exception that the bits of 0x0000 (this register) and the SPI state machine are unaffected. This bit is autoclearing after the soft reset is complete.	Clear
Bit 6 & 1	LSB First	When set causes input and output data to be oriented as LSB first. If this bit is clear, data is oriented as MSB first.	Clear – MSB first
Bit 5 & 2	Address Ascension	When set causes Address Ascension address mode to be enabled. When clear, addresses descend.	Clear – Addresses Descending
Bit 4 & 3	SDO Active	When set causes SDO to become active. When clear, the SDO pin remains in high impedance and all read data is routed to the SDIO pin.	Clear – SDIO is used for both input and output.

شكل ۴\_۲: ثبات 0x0000.

پیکربندی ثبات 0x0001

ثبات 0x0001 تنظیمات اضافی، اما غیر بحرانی را برای اینترفیس فراهم کند.

بیت ۷

بیت ۷ باید بیت کنترلی تک دستورالعمل باشد. هنگامی که این بیت یک می شود، جریان داده غیرفعال میشود و تنها یک عملیات خواندن یا نوشتن بدون توجه به وضعیت خط CSB انجام میشود. وقتی این بیت صفر باشد، پخش جریانی فعال میشود. اگر این بیت یک شود و CSB ثابت بماند، ماشین حالت پس از بایت داده بازنشانی میشود، گویی CSB قطع شده است و منتظر دستور بعدی است. این امر باعث میشود که هر بایت داده با یک دستورالعمل جدید قبل از آن قرار گیرد.

بیت ۶

رزرو شده است

بیت ۵

در دستگاههایی که از بافر Master/Slave استفاده می کنند، تنظیم بیت ۵ امکان بازخوانی خروجیهای فلیپ فلاپ اصلی را به جای خروجیهای Slave فراهم می کند. صفر کردن این بیت دسترسی به خروجیهای Slave فلاپ اصلی را به جای خروجیهای Slave فراهم می کند. پیشفرض این بیت صفر است، به طور پیشفرض به خروجیهای Slave می رسد. دستگاه هایی که از بافر M/S استفاده نمی کنند، این بیت تاثیری نخواهد داشت. این بیت در دستگاه هایی که از بافر M/S استفاده می کنند اختیاری نیست.

بیت ۴

هنگامی که از یک میکروکنترلر کند یا میزبان دیگری برای اتصال به دستگاههای Slave استفاده می شود، ممکن است لازم باشد زمان بیشتری برای دستگاه اصلی برای غیرفعال کردن درایورهای خروجی آن در نظر گرفته شود. این بیت برای کمک به این فرآیند ارائه شده است. علاوه بر تنظیم این بیت، یک مقاومت پول اپ ضعیف خارجی نیز برای کمک به این فرآیند مورد نیاز است

این بیت اختیاری است و برای دستگاه هایی ارائه می شود که قرار است با میکروکنترلرهایی ارتباط برقرار کنند که باید به صورت دستی بین فرآیندهای نوشتن و خواندن تغییر کنند. در هنگام اتصال به FPGA یا ASIC در نظر گرفته نمی شود.

بیت ۳

رزرو شده است

بیت ۲ و ۱

بیت ۲ و ۱ به عنوان بازنشانی نرم عمل می کند که ممکن است توسط تعریف محصول به عنوان بخشی از یک تابع تنظیم مجدد سطحی تعریف شود. این تابع اختیاری است. اگر استفاده نشود، این بیت ها یا باید توسط ماشین حالت نادیده گرفته شود یا باید همان اثر بیت های 0 و ۷ از ثبات 0x0000 را داشته باشد.

در شکل ۲\_۵ عملکرد بیت های ثبات 0x0001 به طور خلاصه بیان شده است.

#### Register 0x0001 Details

	Bit Name	Effect	Default
Bit 7	Single Instruction	When set disables streaming regardless of the state of CSB. When clear, streaming is enabled.	Clear – Streaming enabled.
Bit 6	Reserved		
Bit 5	Master/Slave Readback Control	When set allows readback from master/buffer flip-flops on devices/registers using MS buffering. When clear allows readback from slave/active flip-flops. For devices/registers not using MS buffering this bit has no effect.	Clear – Slave readback enabled
Bit 4	Slow Interface Control	When set, the slave device allows for more time changing between input and output.	Clear – Normal operation of SDIO
Bit 3	Reserved		Clear
Bit 2	Soft Reset 1	Setting this bit initiates a chip defined reset. This bit is auto-clearing after the soft reset is complete.	Clear
Bit 1	Soft Reset 0	Setting this bit initiates a chip defined reset. This bit is auto-clearing after the soft reset is complete.	Clear
Bit 0	Reserved		Clear

#### شكل 2\_7: ثبات 0x0001.

پیکربندی ثبات 0x0002

هدف این رجیستر ارائه یک رابط استاندارد برای قرار دادن همه دستگاهها در حالت های عملیاتی شناخته شده است. الزامی نیست که دستگاه ها از همه حالت های عملیاتی پشتیبانی کنند، اما مواردی که پشتیبانی می شوند باید با مواردی که در اینجا تعریف شده است مطابقت داشته باشند.

بیت های این ثبات به ۳ گروه تقسیم میشوند.

گروه اول:

بیت های ۰ و ۱ چهار حالت عملکرد عادی را تعریف می کنند.

- حالت ۰ (۰۰) عملکرد معمولی تراشه است و با عملکرد کامل سازگار است.
  - حالت ۱ (۰۱) عملکرد عادی با کاهش توان و عملکرد مربوطه است.
- حالت ۲ (۱۰) حالت آماده به کار است. در این حالت تراشه در حالت کم مصرف و غیرعملیاتی است اما در کمترین زمان به حالت کامل باز می گردد. دستگاههایی که حالت ۲ را اجرا نمی کنند، اگر دستور کار در حالت ۲ داده شود، باید به حالت ۳ برگردند.
  - حالت ۳ (۱۱) حالت خواب است که با عدم فعالیت تراشه به جز درگاه SPI مشخص می شود.

#### گروه دوم:

بیت های ۲ تا ۴ حالت عملکرد بالقوه وابسته به دستگاه را تعریف میکنند. این حالت ها ممکن است برای تقویت حالت عملیاتی ۰ برای بهینه سازی عملکرد برای یک پیکربندی معین استفاده شوند. این بیت ها اختیاری هستند.

#### گروه سوم:

بیت های ۴ تا ۷ بیتهای وضعیت وابسته به دستگاه هستند. این بیتها اختیاری هستند و ممکن است توسط محصول مشخص شوند تا وضعیت عملکرد دستگاه خاص را نه محدود به بلکه به طور بالقوه شامل شرایط خطا، وضعیت قفل PLL، وضعیت بازنشانی یا هر شرایط عملیاتی دیگری که محصول مورد نیاز است، نشان دهد. حالت بالای فعال برای این بیت ها نشان دهنده عملکرد مناسب است. به این ترتیب، بیتهای استفاده نشده باید یک تنظیم شوند. حالت پایین نشان دهنده عملکرد نامناسب است. علاوه بر این، این بیتهای وضعیت، می توانند همراه با وقفه دستگاه استفاده شوند و با استفاده از این ثبات، Master می تواند به سرعت تعیین کند که شرایط وقفه یا خطا چیست.

#### پیکربندی ثبات 0x0003

این یک رجیستر فقط خواندنی است و برای همه محصولات چه از Chip ID استفاده شده باشد چه نشده باشد، لازم است. این ثبات به طور منحصر به فرد نوع محصول را تعریف می کند و به شناسه های تراشه گره خورده است. لیست انواع دستگاه های تعریف شده در حال حاضر در شکل زیر نشان داده شده است.

Type	Code
Not Assigned	00 & FF
RF Products	01
IF Products	02
High Speed ADCs	03
High Speed DACs	04
Clocks	05
PLLs	06

Type	Code
Precision ADCs	07
Precision DACs	08
Transceiver Products	09
	0A
	0B
	0C
	0D

شكل ٤\_٢: ثبات 0x0003 براى تشخيص نوع محصول.

پیکربندی ثباتهای 0x0004 و 0x0005

شناسه محصول یک شناسه منحصر به فرد است که به هر محصول و نوع محصول اختصاص داده می شود. شناسه محصول 0xFFFF و 0x0000 و 0xFFFF نامعتبر است. شناسههای محصول ممکن

فصل دوم: پیکربندی ثباتها

است در انواع تراشههای مختلف کپی شده باشند. این ثبات اختیاری است و ممکن است در همه دستگاه ها وجود نداشته باشد.

پيكربندى ثبات 0x0006

درجه تراشه از دو نیبل تشکیل شده است. نیبل بالایی برای نشان دادن تغییرات محصول مانند درجه سرعت یا درجه خطی استفاده شده. نیبل پایینی باید برای نشان دادن تغییرات ماسک یا اصلاح استفاده میشود. یک یا هر دو نیبل اختیاری است و ممکن است در همه محصولات استفاده نشود.

پیکربندی ثبات 0x0007

رزرو شده است

پیکربندی ثباتهای 0x0008 و 0x0009

این ثبات به عنوان یک اشاره گر افست استفاده می شود که برای تغییر قسمت آدرس دستورالعمل SPI استفاده می شود و ممکن است به روشهای مختلفی پیاده سازی شود. ممکن است به عنوان یک افست مستقیم اضافه شده به بخش آدرس دستورالعمل SPI استفاده شود. همچنین ممکن است به عنوان یک صفحه افست برای انتخاب نقشههای حافظه جایگزین یا افزایش فضای حافظه فراتر از 0x7FFF با دسترسی مستقیم استفاده شود. روش سوم استفاده از این ۸ بیت به عنوان انتخاب دستگاه است. در این حالت، یک یا چند دستگاه نوشتن را به طور همزمان می پذیرند. این حالت زمانی مفید است که دستگاه دارای نسخههای یکسانی از سختافزار به طور همزمان می پذیرند. این حالت زمانی مفید است که دستگاه دارای نسخههای یکسانی از سختافزار به ADC ، DAC)

پیکربندی ثبات 0x000A

این رجیستر عمدتاً برای اشکال زدایی نرم افزار و اعتبار سنجی ارتباط دو طرفه در محصول نهایی استفاده می شود. این رجیستر یک مکان مناسب را فراهم می کند که می تواند برای آزمایش هر دو فرآیند نوشتن و خواندن بدون تأثیر بر پیکربندی یا عملکرد دستگاه استفاده شود.

پيكربندى ثبات 0x000B

این ثبات برای نشان دادن نسخه SPI پیاده سازی شده استفاده می شود. نسخه اولیه روی 0x00 تنظیم خواهد شد.

پیکربندی ثباتهای 0x000C و 0x000D

تعریف شده توسط linux-usb.org.

پیکربندی ثبات 0x000E

رزرو شده است.

پیکربندی ثبات 0x000F

هنگامی که تک بیت شماره ۱۰ این رجیستر تنظیم میشود باعث انتقال داده از رجیستر اصلی به Slave می شود. این بیت پس از تکمیل انتقال به صورت خودکار پاک میشود.

خلاصه عملکرد رجیسترهای مورد بحث در شکلهای ۲\_۷ و ۸\_۲ امده است.

Addr (Hex)	Parameter Name	Bit 7 (MSB)	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0 (LSB)	Def. Value (Hex)	Default Notes and comments
				Chip	Configura	tion Registe	ers				
0x0000	interface_config_A	Soft Reset	LSB First	Address Ascensi on	SDO active	SDO active	Address Ascensi on	LSB First	Soft Rest	00	Chip interface configuration A
0x0001	Interface_config_B	Single Instruction		Master/ Slave Readback Control	Slow Interface Control		Soft Reset 1	Soft Reset 0		00	Chip interface configuration B
0x0002	device_config	Status bit 3	Status bit 2	Status bit 1	Status bit 0	Optional operatin	customer g modes		wer eration	x0	Device configuration registers
0x0003	chip_type					0 & FF – not assigned  1 – RF  2 – IF  3 – High Speed ADC  4 – High Speed DAC  5 – Clock  6 – PLL  7 – Precision ADC  8 – Precision DAC  9 – Transceivers					Defines the device type. Read only.
0x0004	product_ID (low byte)										Unique Product ID managed by each product team and is clearly identified in customer
0x0005	product_ID (high byte)									IDs 0x0000 & 0xFFFF are no	identify each product. Chip IDs 0x0000 & 0xFFFF are not allowed. Read
0x0006	chip_grade	Product grade			Device Revision				Defines product variations such as speed and performance and device revisions. Read only.		
0x0007	reserved										

شکل ۷\_۲: نقشه حافظه رجیسترهای موثر در راه اندازی ابتدایی.

Addr (Hex)	Parameter Name	Bit 7 (MSB)	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0 (LSB)	Def. Value (Hex)	Default Notes and comments
0x0008	page_pointer device index									00	Defines options address offset or device index
0x0009	device index									00	Secondary device index register
0x000A	scratch_pad										Used by SW to test read & write
0x000B	spi_revision									00	Initial release
0x000C	Vendor ID low byte				0x	56				0x56	Defined by
0x000D	Vendor ID high byte				0x	:04				0x04	linux-usb.org
0x000E	reserved										
0x000F	Transfer Register								Master- Slave Transfer bit		

شکل  $\Lambda_{-}$ ۲: ادامه نقشه حافظه رجیسترهای موثر در راه اندازی ابتدایی.

این رجیسترها برای راه اندازی اولیه پروتکل SPI میباشند.

## فصل سوم کد نویسی پروتکل SPI\_3Wire

۱\_۳\_ مقدمه

SDIO: پایه ای که به صورت in/out تعریف شده و در مواقعی که عملیاتی اجرا نمی شود به صورت امپدانس بالا می باشد. چالش اصلی این پروژه، همین پایه و همزمانی عملیات خواندن و نوشتن از روی یک پایه است.

۲\_۳\_ بدنه کد


در ابتدای کد کتابخانه های استاندارد زبان VHDL اضافه شده است.

در قسمت entity کد  $^{4}$  پورت ورودی داریم  $^{6}$  CLK\_SYS و  $^{6}$  کلاک سیستم و کلاک سنکرون ساز برای ماژول که به جهت شبیه سازی به صورت ورودی  $^{6}$  تعریف شدهاند.  $^{6}$  Start نشان دهنده  $^{6}$  شروع عملیات است (شکل  $^{6}$ ).

```
1 CLK_SYS : IN STD_LOGIC;
2 SCLK : IN STD_LOGIC;
3 Data_In : IN STD_LOGIC_VECTOR (23 downto 0);
4 Start : IN STD_LOGIC;
```

شكل ١\_٣: پورت هاى ورودى.

Data\_In که دادههای مد نظر برای عملیات خواندن و نوشتن است که با توجه به دیتاشیت  $\Upsilon$ ۴ بیت است که فراندن و نوشتن است که با توجه به دیتاشیت  $\Upsilon$ ۴ بیت است که شامل  $\Upsilon$ 9 بیت دستور العمل و ادرس دهی و  $\Upsilon$ 4 بیت داده است (شکل  $\Upsilon$ 7).



شكل ٢\_٣: شكل موج موجود در ديتاشيت.

 $CS_n$  پایه که برای انتخاب ایسی و شروع عملیات است که باید بصورت منطق صفر برای شروع عملیات عمل کند.  $RW_cTL$  پایه ای که تعیین می کند چه زمانی روی پایه SDIO می خواهیم بخوانیم یا بنویسیم. و به صورت خروجی است که در تست بنچ مقدار دهی می شود (شکل  $T_m$ ).

```
1 --- Outputs
2 CS_n : OUT STD_LOGIC;
3 RW_CTL : OUT STD_LOGIC;
```

شکل ۳\_۳: پورت های خروجی.

SDIO پایه ای که دادهها برای خواندن یا نوشتن روی ان قرار می گیرد و به صورت ورودی خروجی تعریف شده است (شکل  $^*$ \_\*).

```
1 --- Inout
2 SDIO : INOUT STD_LOGIC
```

شکل ۴\_۳: پورت دو طرفه.

در قسمت Behavioral ابتدا تمام ورودیها و خروجیها به جز کلاک ها رجیستر شده اند. علت این کار رعایت استاندار کد نویسی و جلوگیری از ایجاد مشکلاتی در مرحله های بعدی پیاده سازی میباشد و همچنین به نرم افزار پیاده ساز کمک می کند کوتاه ترین مسیر ممکن را پیدا و پیاده سازی کند که باعث افزایش سرعت مدار می شود (شکل ۵\_۳).

```
1 --- SPI Input/Output Register
2 SIGNAL CS_n_INT : STD_LOGIC := '1';
3 SIGNAL RW_CTL_INT : STD_LOGIC := '0';
4 SIGNAL Data_In_INT : STD_LOGIC_VECTOR (7 DOWNTO 0) := (OTHERS => '0');
5 SIGNAL Start_INT : STD_LOGIC := '0';
6 ---
```

شکل ۵\_۳: رجیستر کردن ورودی و خروجی.

در قسمت SPI Internal Signals سیگنالهای داخلی تعریف شدهاند. سیگنال Rx\_Data داده های دریافتی دریافتی SPI Internal Signals سیگنال SDIO را دخیره می کند. سیگنال ۱۶ INST\_Bytes بیت دستور العمل را شامل می شود. علت تعریف این دو سیگنال برای عدم تغییر ورودی Data\_In است. سیگنال ترای ارسال داده است علت وجود این سیگنال این است که شبیه ساز اجازه استفاده مستقیم از پین SDIO را هم برای خواندن و هم برای نوشتن نمی دهد (شکل ۲۳).

```
1 --- SPI Internal Signals
2 SIGNAL Rx_Data : STD_LOGIC_VECTOR (7 DOWNTO 0) := (OTHERS => '0');
3 SIGNAL INST_Byte : STD_LOGIC_VECTOR (15 DOWNTO 0) := (OTHERS => '0');
4 SIGNAL Tx : STD_LOGIC
```

شکل ۶\_۳: سیگنالهای داخلی.

در قسمت SPI Counter یک شمارنده جهت عملیات شمارش تعداد بیتها تعریف شده است (شکل ۷\_۳).

```
1 --- SPI Counter
2 SIGNAL Bit_CNT : UNSIGNED (4 DOWNTO 0) := "01111";
```

شكل ٧\_٣: شمارنده.

در قسمت SPI State یک تایپ جهت تعریف وضعیتهای مختلف تعریف شده است که این تایپ در این کد ۶ وضعیتی است (شکل ۳\_۸).

```
1 --- SPI State
2 TYPE FSM IS (idle, instruction, write_S, read_S, delay_instruction, delay_read);
3 SIGNAL State : FSM := idle;
```

شکل ۸\_۳: تعریف تایپ و وضعیت های مختلف ان.

یکی از نکات مهم، رجیستر کردن ورودی ها و خروجی ها بود که انجام شد.برای جلوگیری از یک دوره تاخیر در خروجی، خروجی، خروجیها را قبل از پراسس مقدار دهی میکنیم تا به صورت موازی با پراسس مقدار دهی صورت بگیرد و ورودیها در بدنه پراسس مقدار دهی میشود (شکل ۹\_۳).

```
1 CS_n <= CS_n_INT;
2 RW_CTL <= RW_CTL_INT;
```

شکل ۹\_۳: جلوگیری از تاخیر.

چالش اصلی در ارتباط سه سیمه همین یک خط کد است به صورتی که با استفاده از RW\_CTL یک مدار ترکیبی تشکیل داد که در صورتی RW\_CTL\_INT = 0 باشد SDIO به صورت خروجی و در غیر این صورت امپدانس بالا باشد.نکته مهم در مورد این خط این است که باید دقیقا برعکس این خط کد را در تست بنچ داشته باشیم (شکل -1).

```
1 SDIO <= Tx when RW_CTL_INT = '0' else 'Z';
```

شکل ۱۰\_۳: مدار ترکیبی برای SDIO.

در این قسمت صرفا جدا سازی بیتها به دو دسته داده و دستور العمل صورت گرفته است (شکل ۱۱\_۳).

```
1 ---
2   IF (rising_edge(CLK_SYS)) THEN
3     ---
4     Data_In_INT <= Data_In (7 downto 0);
5     INST_Byte <= Data_In (23 downto 8);
6     Start_INT <= Start;
7     ---</pre>
```

شکل ۱۱\_۳: جداسازی بیت ها.

پس از ان به ساختار Case در کد میرسیم که ما را بین state های مختلف جا به جا میکند. علت استفاده از case بس از ان به ساختار if است البته باید توجه دموری case به جای if های تو در تو پیاده سازی موازی case برخلاف پیاده سازی سریال if است البته باید توجه داشت انعطافی که در شرطهای if وجود دارد در case موجود نیست و باید تا حد امکان از شرطهای طولانی

و ترکیبی خودداری کرد چون باعث درگیر شدن بیهوده سخت افزار برای پیاده سازی ان میشود (شکل ۱۲\_۳).

نکته مهم دیگر در Case، اگر از if در ان استفاده می کنیم حتما else داشته باشد و تمام سیگنال های تعریف شده حتما مقدار دهی شوند.

```
1 CASE State IS
2 ---
3 WHEN idle =>
```

شكل ۲۱\_۳: ساختار Case.

شكل ١٣\_١٣: حالت idle.

در یک پروسس دستورات در یک لبه بالارونده اجرا می شود و در لبه بالا رونده بعدی اعمال می شود. علت وجود حالتهای delay هم همین مورد است در غیر این صورت داده ها از دست می رود. در حالت delay\_instruction با توجه به مدار ترکیبی ساخته شده و مقدار شمارنده که با توجه به تعداد بیت

دستورالعمل روی ۱۵ تنظیم شده این مقدار به SDIO منتقل میشود و از مقدار کانتر یک واحد کاسته میشود (شکل ۱۴\_۳).

شکل ۱۴\_۳\_: حالت delay\_instruction.

در حالت instruction مشابه قبل عملیات انتقال داده به روی پین SDIO ادامه دارد تا زمانی که مقدار شمارنده صفر شود و این به معنای پایان این حالت است. مجدد مقدار شمارنده  $\gamma$  می شود این مقدار به معنای  $\gamma$  بیت جهت عملیات خواندن یا نوشتن است. عملیات خواندن یا نوشتن با سنگین ترین بیت دستور العمل یعنی بیت  $\gamma$  مشخص می شود (شکل  $\gamma$ ).

در حالت write\_S مشابه حالت های قبلی عملیات اجرا می شود با این تفاوت که با اتمام این حالت دوباره به حالت idle باز می گردیم و مقدار شمارنده به عدد ۱۵ جهت شروع دستور العمل بعدی تنظیم می شود (شکل -7).

در حالت delay\_read با توجه به توضیحات قبلی  $RW_CTL_INT = 1$  می شود و در این حالت مقادیر روی  $RW_CTL_INT = 1$  از طریق TEST\_BENCH شبیه سازی و درون سیگنال SDIO از طریق idle باز می گردیم (شکل ۱۷\_ $^{\circ}$ ).

پس از اتمام حالتها بدنه دستور CASE بسته شده و قسمت معماری کد به پایان میرسد.

شکل ۱۵\_۳: حالت instruction.

شكل ۱۶ــــ: حالت write\_S.


شكل ٣\_١٧: حالت delay\_read.

مرحلهی بعدی سنتز و شبیه سازی کد است.

## فصل چهارم شبیه سازی پروتکل SPI\_3Wire

**Snytax** چک کردن **۴\_۱** 

پس از پایان کد نویسی، باید کد نوشته شده ابتدا از لحاظ Snytax چک شود تا دارای خطا نباشد (شکل ۲-۱).



شکل ۱\_۴: چک کردن Syntax کد.

پس از بدون خطا بودن کد از لحاظ Snytax، کد را سنتز می کنیم تا دارای Error هم نباشد. کد نوشته شده دارای خطایی نیست و فقط دارای سه Warning بخاطر مقادیری که در Test\_Bench باید مقدار دهی شود می باشد (شکل ۲\_۴).

WARNING: HDLCompiler:1127 - "D:\VHDL\_PROJECT\test\test\SPI\_SDIO\SPI\_SDIO.vhd" Line 50: Assignment to rx\_data ignored, since the identifier is never used

WARNING: Xst:647 - Input <SCLK> is never used. This port will be preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the hierarchy of this sub-block is preserved.

WARNING: Xst:2041 - Unit SPI\_SDIO: 1 internal tristate is replaced by logic (pull-up yes): Tx.

شکل ۴\_۴: Warning کد نوشته شده.

۲\_۴\_۲ نوشتن Test\_Bench

پس از اتمام مراحل فوق، نوشتن تست بنچ را جهت تست عملکرد درست کد اغاز می کنیم.

در نرم افزار ISE قسمتهای تعریف کردن سیگنالها و تولید کلاک اصلی توسط خود نرم افزار ایجاد می شود. تنها نکته ی مهم، دقت به مقادیر تخصیص داده شده به سیگنالهاست تا این مقادیر با مقادیر اولیه در کد یکسان باشد در غیر این صورت شبیه سازی دچار اشکال در اجرا می شود. مقدار کلاک هم به صورت فرضی که مگاهرتز قرار داده شده است (شکل  $^{4}$ ). تمامی سیگنالها همان سیگنالهای موجود در کد هستند به جز سیگنال SCLK که شروع کلاک زدن SCLK را مشخص می کند و با استفاده از سیگنال است که سیگنال است که SCLK شده است (شکل  $^{4}$ ). سیگنال کا SCLK می تعریف این دستور انتقال داده را صادر می کند (شکل  $^{4}$ ). در مورد سیگنال الکه و صورت امکان تعریف این

سیگنال وجود دارد یکی به صورت یک ورودی ثابت در کد و دیگری به صورت یک پراسس در بدنه  $Test\_Bench$  که در این کد، ورودی در بدنه تست بنچ تعریف شده است. (شکل -2).

```
LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

USE ieee.numeric_std.ALL;

---

ENTITY SPI_SDIO_tb IS

END SPI_SDIO_tb;

---

ARCHITECTURE behavior OF SPI_SDIO_tb IS

---Inputs

signal SCLK : std_logic := 'e';

signal Start : std_logic := 'e';

signal Start : std_logic := 'e';

signal Data_In : std_logic_vector(23 downto 0) := (others => '0');

---BiDirs

signal SDIO : std_logic;

---Outputs

signal SDIO : std_logic;

signal CS_n : std_logic;

signal RW_CTL : std_logic;

---Internal Signal

signal SCLK_Start : std_logic := '0';

---Clock period definitions

constant CLK_SYS_period : time := 40 ns;

constant SCLK_period : time := 40 ns;

BEGIN
```

شکل ۳\_۴: تعریف سیگنالها در Test\_Bench!

```
SCLK_Start generator

SCLK_Start_Pro :process

begin

SCLK_Start <= '0','1' after 580ns;

wait;

end process SCLK_Start_Pro;

---

SCLK Generate

SCLK_Pro : process

begin

if(SCLK_Start = '1') then

SCLK <= '0';

wait for SCLK_period/2;

SCLK <= '1';

wait for SCLK_period/2;

SCLK <= '1';

wait for SCLK_period/2;

sclk <= '0';

wait sclk_Start = '1';

end if;

end process SCLK_Pro;
```

شكل ۴\_۴: توليد سيگنال SCLK

شكل 4\_4: توليد سيگنال Start.

```
1 --- data_In_generator
2 Data_In_Pro:process
3 begin
4 ---
5 Data_In <= "1101010101010101010101",
6 "0010101010101010101010" after 1500ns;
7 wait;
8 ---
9 Gid process Data_In_Pro;</pre>
```

شكل ۴\_۶: توليد سيگنال Data\_In

مهمترین قسمت در Test\_Bench قسمت مرتبط با SDIO است. SDIO هم مانند کد اصلی دارای یک مدارترکیبی است که به  $RW_{CTL} = 0$  وابسته است. به صورتی که اگر  $RW_{CTL} = 0$  باشد مقادیر را از بدنه کد می گیرد و در صورتی که یک باشد مقادیر را از Test\_Bench می گیرد (شکل  $Y_{-}$ ).

```
--- SDIO genarator

SDIO <= 'Z' when RW_CTL = '0' else '1' , '0' after SCLK_period ,

'1' after SCLK_period*2 , '0' after SCLK_period*3,

'1' after SCLK_period*4 , '0' after SCLK_period*5,


'1' after SCLK_period*6 , '0' after SCLK_period*7;

END;
```

شكل ٤-٧: توليد سيگنال SDIO جهت عمليات Read در



شکل ۸\_۴: شبیه سازی مقدار ۱۱۰۱۰۱۰۱۰۱۰۱۰۱۰۱۰۱۰۱۰



شکل ۹\_۴: شبیه سازی مقدار ۲۰۱۰۱۰۱۰۱۰۱۰۱۰۱۰۱۰۱۰۰۰

#### ۳\_\* شبیه سازی بر اساس مقادیر دیتاشیت

پس از اطمینان از صحت نتایج شبیه سازی، شبیه سازی را بر اساس دیتاشیت اغاز می کنیم. حداکثر فرکانس ۱۰ مگاهرتز است که برای شبیه سازی عدد ۱۰ مگاهرتز است که برای شبیه سازی عدد ۱۰ مگاهرتز معادل ۱۰۰ نانو ثانیه در نظر گرفته شده است (شکل ۱۰-۴).

f <sub>SCLK</sub> , 1/t <sub>SCLK</sub>		33	MHz
$t_{PWH}$	SCLK = 33 MHz	8	ns
$t_{PWL}$	SCLK = 33 MHz	8	ns
f <sub>SCLK</sub> , 1/t <sub>SCLK</sub>		33	MHz
f <sub>SCLK</sub> , 1/t <sub>SCLK</sub>		15	MHz
	t <sub>PWH</sub> t <sub>PWL</sub> f <sub>SCLK</sub> , 1/t <sub>SCLK</sub>	$t_{PWH}$ SCLK = 33 MHz SCLK = 33 MHz $f_{SCLK}$ , $1/t_{SCLK}$	SCLK         33 MHz         8           tpWL         SCLK = 33 MHz         8           f <sub>SCLK</sub> , 1/t <sub>SCLK</sub> 33

شکل ۱۰\_۴: مقادیر حداکثر فرکانس کاری برای R/W.

برای شبیه سازی از مقادیر واقعی بر اساس دیتاشیت استفاده شده است. بر اساس دیتاشیت، ۲ رجیستر interface\_config\_A و Interface\_config\_B برای پیکربندی ابتدایی ارتباط SPI استفاده می شوند.

ابتدا رجیستر A با ادرس 0x0000 برای پیکربندی با مقادیر موجود در شکل  $^*$ ۱۱ استفاده می شود. علت این کار پاک شدن مقادیر پیکربندی در سایر ثباتها در ابتدای شروع عملیات است. سپس رجیستر B با ادرس کار پاک شدن مقادیر پیکربندی با مقادیر موجود در شکل  $^*$ ۱۱ استفاده می شود. علت این کار تک سیکله بودن هر سری از دستورات است.

0x0000	interface_config_A	Soft Reset	LSB First 0	Address Ascensi 0	SDO active	SDO active	Address Ascensi 0	LSB First	Soft Rest 1	00	Chip interface configuration A
0x0001	Interface_config_B	Single Instruction	0	Master/ Slave Readback	Slow Interface Control	0	Soft Reset 1	Soft Reset 0	0	00	Chip interface configuration B

شکل ۱۱\_۴: مقادیر پیکربندی برای دو ثبات با ادرسهای 0x0000 و 0x0001.

شکل حاصل از شبیه سازی این دو ثبات به صورت زیر است (شکل ۱۲\_۴).




شکل ۱۲\_۴: مقادیر شبیه سازی برای دو ثبات با ادرسهای 0x0000 و 0x0000.

سپس برای تست عملیات خواندن از رجیستر PROD\_ID\_MSB استفاده شده است. این رجیستر یک عدد  $\Lambda$  بیتی انحصاری برای هر سری از محصولات را نمایش می دهد (شکل  $^*$ 17). با توجه به دیتاشیت عدد منحصر به فرد برای  $^*$ 4D9177 معادل  $^*$ 4 است.

0x0005	PROD_ID_MSB	[7:0]	PROD_ID_MSB		Product ID MSB.	0xXX	R
	100			0x90	AD9081 / AD9082.		
				0x99	AD9988 / AD9986.		
				0x92	AD9207 / AD9209.		
				0x91	AD9177.		

شكل ۱۳\_۴: مقادير منحصر به فرد براي ثبات PROD\_ID\_MSB!

شکل حاصل از شبیه سازی این ثبات به صورت زیر است (شکل ۱۴\_4).



شكل ۱۴\_۴: مقادير شبيه سازى براى ثبات با ادرس 0x0005.


یکی دیگر از رجیسترهای موثر در عملیات ادرس دهی، رجیستر مرتبط با فعال سازی صفحه بندی است.چون نیازی به صفحه بندی نیست جهت شبیه سازی تمام مقادیر صفر در نظر گرفته شده است.ادرس این رجیستر 0x0008 است.

رجیستر DAC\_POWERDOWN برای قطع توان برای DAC های موجود در سیستم است.ادرس این رجیستر 0x0090 است باید رجیستر روی صفر رجیستر شکل ۱۵ (۴\_۱۵). اگر نیاز به قطع توان در دسترس DAC است باید رجیستر روی صفر تنظیم شود.

	1	1	pr	     <b>-</b>		
0x0090	DAC_POWERDOWN	[7:4]	RESERVED	Reserved.	0xF	R
		3	DAC_PD3	Powers down DAC 3.	0x1	R/W
		2	DAC_PD2	Powers down DAC 2.	0x1	R/W
		1	DAC_PD1	Powers down DAC 1.	0x1	R/W
		0	DAC PD0	Powers down DAC 0.	0x1	R/W

شكل ۲۵.۴: ثبات P\_۱۵: ثبات PAC\_POWERDOWN

شکل حاصل از شبیه سازی این ثبات به صورت زیر است (شکل ۱۶ $_{-}$ ۴).در این حالت  $_{-}$  DAC و DAC 2 در حالت خاموش و ۲ مورد دیگر در حالت عادی هستند.



شكل  $^{1}$ : مقادير شبيه سازى براى ثبات با ادرس  $^{0}$ 0x0090.

پروتکل SPI\_3Wire بر اساس مقادیر موجود در دیتاشیت شبیه سازی شد.

ترتیب و شکل درست سیگنال ها در Test\_Bench ، در فایل tb.wcfg موجود است.

### مراجع

[1] Tuan, Min-Chun, et al. "3-wire SPI Protocol Chip Design with Application-Specific Integrated Circuit (ASIC) and FPGA Verification." Proceedings of the 3rd World Congress on Electrical Engineering and Computer Systems and Science, Rome, Italy. 2017.

[2] https://www.analog.com/en/products/ad9177.html#product-overview