

دانشکده مهندسی برق

پروژه درس VHDL شبیه سازی پروتکل انتقال داده 5-ADF4360

استاد :

دکتر ستار میرزا کوچکی

دانشجو:

بهداد صادقیان پور





## فهرست مطالب

١	فصل ۱:
١	مقدمه
۲	1-1 - مقدّمه
٣	فصل ۲:
٣	پروتکل ارتباطی SPI و انواع آن
	1-1- ارتباط سريال SPI و انواع آن
	1-1-2 ارتباط سريال SPI از نوع 4-wire
۶	2-1-2- ارتباط سريال SPI از نوع S-wire
٨	فصل ۳:
٨	پروتکل ارتباطی 5-ADF4360
٩	٣-١- مقدمه
	1-1-3 ویژگیهای 5-ADF4360
۱۱	٣-١- نمودار مشخصات زمانی
	٣-١-٣- نتيجه گيري
۱۴	3-۲- توضيحات پيرامون رجيسترهای 5-ADF4360
18	فصل ۴:
18	نرمافزار ISE
۱۷	۱-۴ مقدمه
۱۸	۴-۲- آشنایی کوتاه با محیط ISE
۲۱	4-۳- توصیف و طراحی کلی ماژول SPI به زبان VHDL
۲۳	۲-۳-۴ پیادهسازی اصولی کلاک با استفاده از DCM
	۴–۳–۳ بررسی ماژول SPI در نرمافزار ISP
۴۱	۴-۳-۴ کدهای ماژول SPI
49	فصل ۵:
45	شبیهسازی و نتایج
۴٧	نمودارها و کدهای بروژه

## فهرست اشكال

۲	شكل (۱-۱) توصيف نحوهٔ ارتباط قطعه جانبی با قطعه دیجیتالی اصلی
۵	شکل (۲-۱) نمایش کلی ارتباط بین دستگاههای الکترونیکی در SPI نوع 4-wire
٧	شکل (۲-۲) نمایش کلی ارتباط بین دستگاههای الکترونیکی در SPI نوع 3-wire
۱٠	شکل (۳–۱) بلوک دیاگرام عملکردی در synthesizer
۱۲	شكل (٣-٢) نمودار مشخصات زماني
	شکل (۳-۳) نمودار زمانی برنامهریزی لچ ها
	شکل (۴-۱) فضای کلی نرمافزار ISE
۱۸	شکل (۲-۴) پنجرهٔ new project wizard
۱٩	شکل (۴–۳) پنجرهٔ new project wizard
۱۹	شکل (۴-۴) پنجره اصلی نرمافزار ISE
۲٠	شكل (۴-۵) پنجرهٔ new source wizard
۲٠	شکل (۴–۶) محیط کدنویسی به زبان VHDL
۲۱	شکل (۴-۲) طرح کلی طراحی ماژول SPI 3-wire
	شكل (٨-۴) پنجرهٔ مربوط به IP Core
	شكل (۴-۹) پنجره Clocking Wizard
	شکل (۴–۱۰) مشخصات کلاک ورودی
	شكل (۴-۱۱) پنجره مشخصات كلاك خروجي
	شکل (۴-۱۲) پنجره سیگنالهای کنترلی بلوک DCM
۲۷	شکل (۴-۱۳) پنجره مربوط به نام پورتهای بلوک DCM
۴۸	شكل (۵-۱) خروجي شماره ۱
۴٩	شکل (۵-۲) خروجی شماره ۲
۵٠	شکل (۵–۳) خروجی شماره ۳
۵٠	شکل (۵-۴) خروجی شماره ۴
۵١	شکل (۵-۵) خروجی شماره ۵
۵١	شکل (۵-۶) خروجی شماره ۶
۵۲	شکل (۵-۷) خروجی شماره ۷
۵۲	شکل (۵–۸) خروحی شماره ۸
۵۳	شكل (۵-۹) خروجى شماره ۹
۵۳	شکل (۵–۱۰) خاوجی شماره ۱۰

۵۴	شکل (۱۱-۵) تایمینگ برنامه ریزی Latch ها
۵۴	شکل (۵-۱۲) خروجی شماره ۱۱
۵۵	شکل (۵–۱۳) خروجی شماره ۱۲
۵۵	شکل (۵-۱۴) خروجی شماره ۱۳
۵۶	شکل (۵–۱۵) خروجی شماره ۱۴
۵۶	شکل (۵–۱۶) خروجی شماره ۱۵
۵٧	شکل (۵–۱۷) خروجی شماره ۱۶

## فهرست جداول

11	جدول (٣-١) توضيحات عملكرد يايههاي 5-ADF4360
	جدول (٣–٢) مقادير زماني پالسها
	جدول (۳-۳) مقادیر خازن و گپ زمانی
٢٢	جدول (۴-۱) توضیح عملکرد پورتهای ماژول SPI
٣٠	جدول (۴–۲) مشخصات پورتهای ماژول SPI


فصل ۱: م**قد**مه

١

مقدّمه

#### ١-١- مقدّمه

در ابتدا برای آشنایی کلی با روند پروژه و کارهای صورت گرفته شده، توضیح مختصری در مورد پیادهسازی اینترفیس و مدارات اینترفیسی داده می شود. در حالت کلی به مجموعه تمهیدات سخت افزاری و نرمافزاری پیاده سازی شده، برای دو قطعه دیجیتال، اینترفیس می گویند.



شكل (۱-۱) توصيف نحوهٔ ارتباط قطعه جانبی با قطعه دیجیتالی اصلی

در شکل بالا synthesizer (در ادامه توضیح داده خواهد شد)، به عنوان یک synthesizer یا قطعه جانبی در نظر گرفته شده است. هدف ما از این پروژه توصیف ارتباط بین FPGA و FPGA است. برای ایجاد این نظر گرفته شده است. هدف ما از این پروژه توصیف ارتباط بین هایی از هر دو قطعه دیجیتالی به یکدیگر متصل ارتباط باید تمهیداتی در نظر گرفته شود. برای مثال پینهایی از هر دو قطعه دیجیتالی به یکدیگر متصل شود و سیگنالهایی بین این دو ردوبدل شود. منبع اصلی این طراحی دیتاشیت قطعه جانبی است. در این دیتاشیت اطلاعات کاملی از پروتکل ارتباطی، نحوهٔ اتصال پایهها، وظیفهٔ هر پایه و ... نوشته شده است. برای آشنایی بیشتر در فصل بعدی توضیح مختصری در مورد قطعه جانبی این پروژه یعنی 4DF4360 که یک synthesizer است داده می شود تا درک بهتر و بیشتری از آنچه در ادامه بیان می کنیم داشته باشیم.

## فصل ۲: پروتکل ارتباطی SPI و انواع آن

### ۱-۲- ارتباط سریال SPI و انواع آن

در حللت کلی دو نوع ارتباط SPI داریم، 3-wire و 4-wire که در اینجا به توضیح هرکدام میپردازیم. در ابتدا به توضیح SPI از نوع 4-wire میپردازیم که باعث میشود درک بهتری نسبت به 3-wire داشته باشیم.

#### 4-wire ارتباط سريال SPI از نوع -۱-۱

پروتکل SPI یک ارتباط داده سـریال هماهنگ اسـت که در حالت کاملاً دوطرفه عمل می کند. دراین ارتباط را یک قطعه دیجیتالی به عنوان master عمل می کند که وظیفهٔ کنترل و صـدور فرمان برای برقراری ارتباط را دارد. قطعه یا قطعههای دیجیتالی دیگر به عنوان slave عمل می کنند که وظیفهٔ دریافت فرمان صادر شده از master و دریافت اطلاعات ارسال شده را دارند.

در حالت کلی SPI چهار سیگنال دارد که در زیر به توضیح هر یک از آنها میپردازیم.

- اً. SCLK : سيگنال كلاك سريال (معمولاً توسط master صادر مي شود)
  - Master Out Slave In: MOSI . 7
  - Master In Slave Out: MISO . T
  - ۴. SS: انتخاب قطعه الكترونيكي جانبي براي برقراري ارتباط

سیگنال SS در صورتهای دیگری هم از جمله  $LE^2$  و  $CS^3$  میتواند ظاهر شود. نکتهای که باید به آن توجه داشت این است که سیگنال SS معمولاً به صورت فعال - پایین (Active Low) از آن استفاده می شود.


<sup>3</sup> Chip Select

<sup>&</sup>lt;sup>1</sup> Serial Peripheral Interface

<sup>&</sup>lt;sup>2</sup> Load Enabel

#### ١-١-١-٢ عملك د

در ارتباط SPI می توان یک master با یک یا چند slave ارتباط برقرار کرد. انتخاب اینکه چه slave ای بلید انتخاب شود توسط پایه کنترلی SS صورت می گیرد. در زیر نمای کلی این ارتباط را مشاهده می کنید.



شکل (۱-۲) نمایش کلی ارتباط بین دستگاههای الکترونیکی در SPI نوع 4-wire

برای شروع تبادل دادهها، دستگاه master نخست پالس ساعت را با فرکانسی کمتر یا برابر با حداکثر مقداری که دستگاه slave پشتیبانی می کند تنظیم می کند که معمولاً در حد چند مگاهرتز است. سپس یک سیگنال صفر منطقی از خط انتخاب قطعه به salve می فرستد. برای این به دستگاه صفر می فرستیم که سطح فعال آن صفر است. اگر نیازی به وقفه بود (مانند در قطعههای تبدیل آنالوگ به دیجیتال) دستگاه master باید حداقل به آن میزان صبر کند و سپس پالس ساعت را به Slave بفرستد.

در هر دورهٔ پالس ساعت SPI، یک تبادل داده کاملاً دوطرفه رخ میدهد . master داده را از خط SPI، یک تبادل داده کاملاً دوطرفه رخ میدهد . master میفرستد و Slave میفرستد و Slave میفرستد و عاده را از خط Slave میفرستد و

نیز آن را از همان خط دریافت می کند.

در بالا توضیح مختصری دررابطهبا نحوه عملکرد پروتکل SPI از نوع 4-wire داده شد. نکتهای که باید به آن توجه داشت این است که پروتکل ارتباطی موردنیاز ما برای SPI ، ADF4360-5 و از نوع 3-wire است که به دلیل شباهت این دو نوع با یکدیگر ابتدا 4-wire توضیح داده شد. در بخش بعدی به توضیح 3-wire می پردازیم.

#### ۲-۱-۲ ارتباط سريال SPI از نوع 3-wire


همانطور که در بخش قبلی گفته شد برای ارتباط 4-wire از ۴ سیگنال یا پایه استفاده میکنیم. همانطور که از اسم 3-wire مشخص است برای استفاده از این نوع SPI نیاز به ۳ سیگنال یا پایه داریم.

در این پروتکل ارتباطی، ارسال داده و دریافت آن فقط بر روی یکپایه صورت می گیرد که در قطعات جانبی مختلف این پایه نام متفاوتی دارد؛ ولی معمولاً با نام SDIO<sup>1</sup> آن را می شناسیم.

معمولاً به ارتباط 3-wire ارتباط Bidirectional یا دوطرفه نیز گفته می شـود. در زیر نمای کلی از این پروتکل را مشاهده می کنید.

-

<sup>&</sup>lt;sup>1</sup> Serial Data I/O



شكل (۲-۲) نمايش كلى ارتباط بين دستگاههاى الكترونيكي در SPI نوع -

نکتهای که باید به آن توجه داشت وضعیت پایهٔ SDIO در حالت ارسال و یا دریافت اطلاعات است که باید باتوجه به دیتاشیت قطعه الکترونیکی در نظر گرفته شود. نکتهٔ دیگر این است که بر خلاف 4-wire که یک ارتباط full-duplex بود، 3-wire یک پروتکل half-duplex است.

# فصل ۳:

## پروتکل ارتباطی 5-ADF4360

#### ٣-١- مقدمه

در این فصل به بررسی 5-ADF4360 به عنوان یک synthesizer میپردازیم. سینتزایزر یک قطعه الکترونیک است که محدودهای از فرکانسها را توسط یک فرکانس مرجع تولید میکند. از این قطعه در گیرندههای رادیویی، تلویزیونها، موبایلها و ... استفاده می شود.

سینتزایزر ها به سه دستهٔ کلی تقسیمبندی میشوند که به ترتیب عبارتاند از:


- direct analog synthesizer .\
- direct digital synthesizer .7
- indirect digital synthesizer . T

نوع سوم بیان شده به دو قسمت ADF4360 و integer-N تقسیم بندی می شود که ADF4360-5 از نوع integer-N است.

#### ۳-۱-۱- ویژگیهای ADF4360-5

- ا. محدوده فركانسي خروجي: 1200 MHz to 1400 MHz
  - ۲. ولتاژ تغذیه: 3.0 تا 3.6 ولت
  - ۳. استفاده از پروتکل SPI از نوع 3-wire

در ادامه تصویر کلی از عملکرد واحدهای مختلف synthesizer آورده شده است که بیانگر وظیفهٔ هر واحد بکار گرفته شده در synthesizer است.



شکل (۱-۳) بلوک دیاگرام عملکردی در synthesizer

همانطور که در بالا گفته شد، پروتکل ارتباطی 5-SPI ،ADF4360 و از نوع 3-wire است. که موضوع اصلی پروژه هم دررابطهبا پیادهسازی این پروتکل است و در این قسمت از توضیح مداری سینتزایزر خودداری شده است؛ بنابراین تمرکز اصلی این فصل مربوط به نمودارهای زمانی و مسائل مربوط به پیادهسازی این پروتکل است.

## ۳-۱- نمودار مشخصات زمانی

یکی از مهم ترین بخشها برای طراحی و پیاده سازی پروتکل ارتباطی نمودار مشخصات زمانی پالسها است که اطلاعاتی مهمی از جمله فرکانس پالس ساعت و عرض پالسهای مختلفی که برای برقراری ارتباط نیاز داریم را در اختیار ما قرار می دهد. قبل از اینکه به سراغ توصیف پارامترهای زمانی بپردازیم، به معرفی پایههای مربوطه برای برقراری ارتباط 3-wire می پردازیم.


همان طور که در بخشهای قبلی گفته شد برای برقراری ارتباط 3-wire نیازمند سه سیگنال اصلی هستیم. در اینجا این سه سیگنال با نامهای DATA ، Clock و LE مشخص شده است که در جدول زیر به تعریف هرکدام از این پایهها پرداختهایم.

نکتهٔ مهمی که باید به آن توجه داشت این است که پایهٔ DATA در 5-ADF4360 فقط وظیفه ی دریافت اطلاعات از master را دارد و دیتا و یا بیتی ارسال نمی کند.

جدول (۱-۳) توضيحات عملكرد پايههاى 5-ADF4360

شمارۂ پایه	Mnemonic	توضيحات
١٧	CLK	ورودی کلاک. از این پایه برای دریافت سیگنال پالس ساعت تولید شده توسط master استفاده میشود. دیتاهای دریافتی با هر پالس ساعت در رجیسترهای مخصوصی ذخیره میشوند.
۱۸	DATA	از این پایه برای دریافت اطلاعات استفاده میشود. در ابتدا بیتهایی که دریافت میشوند بهصورت بیتهای بالرزش مکانی بالاتر است. (MSB)
19	LE	زمانی که این پایه صفر فعال است عملیات انتقال دیتا صورت می گیرد. در آخر برای ذخیرهسازی بیتهای دریافتی در رجیستر مربوطه که با بیتهای کنترلی انتخاب می شود، این پایه باید به یک منطقی برسد.

بنابراین، با استفاده از جدول بالا به تمام ویژگیهای پلیههایی که برای برقراری ارتباط 3-wire استفاده میشوند پی میبریم. شکل (۲-۳) به توضیح زمانی شکل موجهای این پایهها برای برقراری ارتباط 3-wire میپردازد.



شکل (۳-۲) نمودار مشخصات زمانی

اطلاعات زمانی شکل موجهای شکل (۳-۲) در جدول آمده است.

جدول (۳-۲) مقادیر زمانی پالسها

Parameter	Limit at T <sub>MIN</sub> to T <sub>MAX</sub> (B Version)	Unit	Test Conditions/Comments
t <sub>1</sub>	20	ns min	LE Setup Time
$t_2$	10	ns min	DATA to CLOCK Setup Time
<b>t</b> <sub>3</sub>	10	ns min	DATA to CLOCK Hold Time
t <sub>4</sub>	25	ns min	CLOCK High Duration
t <sub>5</sub>	25	ns min	CLOCK Low Duration
t <sub>6</sub>	10	ns min	CLOCK to LE Setup Time
t <sub>7</sub>	20	ns min	LE Pulse Width

در ابتدا به بررسی سیگنال کلاک میپردازیم. همانطور که در شکل ۳-۲ مشخص است. دوره تناوب سیگنال پالس ساعت برابر است با:

$$t_4 + t_5 = T$$

بنابراین، داریم:

$$25^{ns} + 25^{ns} = 50^{ns}$$

باتوجهبه رابطهٔ دوره تناوب و فرکانس داریم:

$$f = \frac{1}{T} = \frac{1}{50^{ns}} = 20MHz$$

بنابراين، باتوجهبه روابط بالا فركانس كلاك 5-ADF4360 برابر با 20 MHz است.

پارامتر زمانی دیگری که مورد بررسی قرار می دهیم، LE Setup Time یا له است. در واقعیت پالس های مربعی در لحظه به صفر و یک منطقی تبدیل نمی شوند، این تغییر حالت پالس ها با تاخیر همراه است. برای اینکه این تاخیر در پیاده سازی های مدارات دیجیتالی مشکل زا نشود تاخیری، برای اطمینان از حالت اصلی پالس، در نظر می گیرند. برای مثال در اینجا t1 نشان دهنده ی این است که بعد از مدت زمان t2 نانو ثانیه بعد صفر شدن پایه ی LE سیگنال پالس ساعت می بایست شروع به نوسان کند.

همچنین همین حالت هم برای بیتهای ارسالی بر روی پایه Data باید در نظر گرفته شود که در جدول بالا با پارامتر t2 نشان داده شده است.

تعریف دیگری که در اینجا داریم hold time است. hold time در مدارات دیجیتالی عبارت است از حداقل مدت زمانی که میبایست دادهٔ ورودی در حالت پایدار خود باقی بماند تا این داده بهعنوان دادهٔ معتبر از دید کلاک در نظر گرفته شـود را hold time می گوییم. در اینجا hold time در نظر گرفته شـده برای داده برابر است با 10 ns این به این معنا است که داده حداقل به مدت 10 ns باید در حالت پایدار و معتبر خود باقی بماند و بعد سیگنال کلاک لبهٔ مربوطه را فعال کند؛ بنابراین پارامترهای زمانی جدول ۳-۲ تعریف شدند. نکتهٔ بعدی که باید در نمودارهای زمانی به آن توجه کرد سیگنال داده است، همانطور که در نمودار مشخص است، اولین بیت ارسـالی از طرف master بهعنوان بیت باارزش مکانی بیشــترین (MSB) در نظر گرفته می شـود و بعد با هر لبهٔ بالا رنده کلاک بیت بعدی باارزش مکانی کمتر ارسـال می شـود. پارامترهای 2t و 3t مربوط به زمانهای hold time و hold time است که در بالا توضیح داده شد.

پارامتر زمانی t7 مدت زمانی است که سیگنال LE باید در یک منطقی باقی بملند و بعد از آن دوباره می توانیم عملیات ارسال (برنامهریزی رجیستر بعدی) را شروع کنیم.

#### ۲-۱-۳ نتیجهگیری

برای برقراری ارتباط با 5-ADF4360 ابتدا پایهٔ LE را در صفر منطقی قرار می دهیم، سپس بهاندازه 11 در این حالت باقی بماند و بعد از آن سیگنال کلاک فعال شود و به تعداد ۲۴ لبهٔ بالارونده کلاک بیتهای داده با رعایت hold time و setup time ارسال شوند و در آخر هم برای ذخیرهسازی دادهها در لچ مربوطه و شروع دوبارهٔ عملیات ارسال پایه LE به مدت ۲۶ در وضعیت یک منطقی باقی بماند و دوباره به حالت صفر منطقی بازگردد.


#### ۲-۳ توضیحات پیرامون رجیسترهای ADF4360-5

پیاده سازی این پروتکل ارتباطی به منظور برنامه ریزی رجیسترهای داخلی 5-ADF4360 صورت می گیرد، با براین با بوجه به اینکه این پروژه در حد شبیه سازی است، و بر روی برد عملی سنتز و پیاده سازی نمی شود، بنابراین ترتیب بیت های داده ارسالی و تعریف هر کدام از این بیت ها برای ما چندان اهمیتی ندارد تمرکز اصلی این پروژه بر روی پیاده سازی پروتکل ارتباطی 3-wire است، اما در ادامه به توضیح مختصر رجیستر های 5-ADF4360 می پردازیم.

ADF4360-5 به طور کلی شامل ۳ رجیستر به نام های N Counter Latch ، Control Latch و ADF4360-5 است. هرکدام از این لچ ها ۲۴ بیتی است، بنابراین دادهٔ ارسالی ما برای برنامهریزی این لچ ها هم همانطور که در نمودار زمانی مشخص شد ۲۴ بیتی است. ترتیب پیشنهادی ارائه شده در دیتاشیت بهصورت زیر است.

- R Counter Latch . \
  - Control Latch . 7
- N Counter Latch . \*

نکتهای دیگر که باید به آن توجه کرد نمودار برنامهریزی این لچ ها است که در زیر به آن اشاره شده است.



شکل (۳-۳) نمودار زمانی برنامهریزی لچ ها

همانطور که مشاهده می شود بعد از برنامهریزی Conntrol Latch بلید یک گپ زمانی در نظر گرفت و سپس N Counter Latch را برنامهریزی کنیم. مدتزمان این فاصله زمانی توسط مقدار خازن Cn مشخص می شود. جدول زیر بیانگر مقادیر استاندارد برای این مسئله است.

جدول (۳-۳) مقادیر خازن و گپ زمانی

C <sub>N</sub> Value	Recommended Interval Between Control Latch and N Counter Latch	Open-Loop Phase Noise at 10 kHz Offset
10 μF	≥5 ms	-88 dBc
440 nF	≥ 600 µs	-87 dBc

برای مثال با مقدار خازن ۱۰ میکروفاراد مقدار این فاصلهٔ زمانی بیشتر از 5ms است.


فصل ۴: نرمافزار ISE ف**صل**۴ نرم افزار ISE

## ۴-۱- مقدمه

نرم افزار ISE Design Suite محصولی از کمپانی Xilinx است که برای بهینه سازی نیرو و هزینه، از طریق بهره وری طراحی بیشتر، تولید شده است. به کمک نرمافزار ISE Design Suite می توانید تمام مراحل طراحی و پیاده سازی شامل ورود طرح، شبیه سازی، سنتز، جانمایی و مسیریابی رو انجام بدهیم. بعد از آن فلیل پیکره بندی را ایجاد کنیم و FPGA را پروگرام کنیم به کمک نرمافزار ISE می توانیم انواع تحلیلهای فلیل پیکره بندی را ایجاد کنیم و FPGA بیاده سازی کردیم انجام بدیم. این نرمافزار TOreها یا کدهای از زمانی و توان مصرفی را برای طرحی که پیاده سازی کردیم انجام بدیم. این نرمافزار TOreها یا کدهای از پیش نوشته شده زیادی را در اختیارتان قرار می دهد که می توانیم به کمک آنها مدارات بزرگ را سریع تر طراحی و تست کنیم.


ف**صل**۴ فار ISE

## ۲-۴- آشنایی کوتاه با محیط ISE



شکل (۱-۴) فضای کلی نرمافزار ISE


پنجرهٔ Designe summary توضیحات مختصری دربارهٔ پروژهٔ ساخته شده ارائه می دهد. برای ساخت پروژهٔ جدید از مسیر file/new project وارد پنجرهٔ new project wizard می شویم.



new project wizard شکل (۲-۴) پنجرهٔ


فصل\* فارر مافزار ISE

#### در این پنجره نام پروژه، آدرس ذخیرهسازی و توضیحات پروژه را مشخص می کنیم.



new project wizard پنجرهٔ (۳-۴) پنجرهٔ


#### در این پنجره زبان برنامهنویسی، مدل و خانوادهٔ FPGA موردنظر و ... را مشخص می کنیم.



شکل (۴-۴) پنجره اصلی نرمافزار ISE


ف**صل ۴** 

با کلیک راست کردن بر روی قسمت hierarchy و انتخاب گزینهٔ new source وارد پنجره زیر می شویم.



new source wizard شکل (۵-۴) پنجرهٔ

با انتخاب گزینهٔ VHDL Module فایلی با پسوند vhd. نرمافزار ایجاد می کند که محیط کدنویسی را برای ما فراهم می کند.




شكل (۴-۴) محيط كدنويسي به زبان VHDL

فصل۴ نرم افزار ISE

## ۴-۳- توصیف و طراحی کلی ماژول SPI به زبان

در ابتدا به توصیف ماژول SPI طراحی شده میپردازیم و هریک از ویژگیهای آن توضیح میدهیم.



شکل (۲-۴) طرح کلی طراحی ماژول SPI 3-wire

همان طور که در شکل بالا مشاهده می کنید، ماژول SPI طراحی شده، دارای ۶ ورودی و ۴ خروجی است که در جدول زیر عملکرد و وظیفه هر کدام از پورتها توضیح داده شده است.

ق**صل۴** نرم افزار ISE

## جدول (۱-۴) توضیح عملکرد پورتهای ماژول SPI

نام پورت	نوع پورت	توضيحات
Clock	ورودى	پایه ورودی کلاک ماژول است که پالس ساعت را از مولد کلاک دریافت می کند.
SCLK_Pol	ورودى	مقدار اولیه کلاک SPI توسط این پایه مشخص میشود.
SCLK_Pha	ورودى	فاز کلاک خروجی تولید شده برای پروتکل SPI توسط این پایه مشخص میشود.
ENABLE	ورودي	برای شروع کار ماژول SPI استفاده میشود. اگر این پایه یک منطقی باشد
	- 333	باتوجهبه شرایط پروتکل، ماژول SPI شروع به کار میکند.
SyncReset	ورودى	پایه سنکرون با کلاک ریست برای ریست کردن ماژول SPI استفاده میشود.
Synercise	C 7337	این پایه active high است.
		برای انتخاب مُد نوشتن یا خواندن استفاده شده است.
D. W.		اگر یک منطقی باشد از این ماژول برای نوشتن (ارسال داده) و اگر صفر منطقی
R_W	ورودی	باشد برای خواندن اطلاعات است. در اینجا فقط برای ارسال داده استفاده می شود؛
		بنابراین مقدار آن همیشه برابر با یک منطقی در نظر گرفته میشود.
DATA	خروجی	پورت خروجی داده پروتکل SPI که خروجی در نظر گرفته میشود.
T 15 11		پورت LE برای انتخاب قطعه جانبی مدنظر که در اینجا ADF4360-5 است.
LoadEnable	خروجی	این پایه active low است.
<b>D</b>		پورت خروجی برای نشاندادن وضعیت ماژول SPI اگر در حال ارسال داده باشد
Busy	خروجی	مقدار این پورت برابر با یک منطقی میشود در غیر این صورت صفر منطقی است.
	خروجي	پورت خروجی مربوط به کلاک پروتکل SPI است که در اینجا باتوجهبه
SCLK_20MHz_IBUFG		دیتاشیت 5-ADF4360 فرکانس این کلاک ۲۰ مگاهرتز در نظر گرفته شده
		است.

فصل\* فارر مافزار ISE

#### DCM استفاده ازی اصولی کلاک با استفاده از

DCM بلوکی است سختافزاری که در FPGAهای شرکت Xilinx تعبیه شده است. با استفاده از این کلاک می توانیم فرکانسهای کلاک جدیدی را از کلاک اصلی مدار، تولید کنیم. فرض کنیم کلاک اسیلاتور روی بهتر است بورد برابر با ۱۰۰ مگاهرتز است، اما فرکانس کلاک موردنیاز برای ما، ۲۰ مگاهرتز است؛ ازاینرو بهتر است برای تولید کلاک ۲۰ مگاهرتز از بلوک سختافزاری DCM استفاده کنیم. هر FPGA دارای تعدادی از بلوکهای DCM است، هر بلوک موردنظر ورودیای به عنوان کلاک اصلی دارد و خروجی آن کلاک موردنظر ما برای استفاده از درون FPGA است.

نکتهای که باید به آن توجه داشت مزیت بلوک DCM تنها تغییر فرکانس کلاک نیست؛ بلکه از این بلوک می توان برای کاهش جیتر کلاک استفاده کرد. به همین علت توصیه می شود برای تولید کلاک از بلوک DCM استفاده کرد، هرچند که نیازی به تغییر فرکانس در کلاک نباشد. در این پروژه فرض بر این است که کلاک اصلی مدار (کلاک اسیلاتور) برابر است با ۴۰ مگاهرتز و ورودی کلاک ماژول SPI مدنظر ما هم برابر با ۴۰ مگاهرتز است که برای تولید ۴۰ مگاهرتز از بلوک DCM استفاده شده است. بلوک DCM تمام بافرهای مخصوص کلاک که لازم است در مدار داشته باشند، به طور خودکار در مدار قرار می دهد، بنابراین نیازی به تعریف بافر نیست.

برای استفاده از DCM میبایست از IP Core ها استفاده کرد.


برای استفاده از IPCoreها ابتدا بر روی محیط hierarchy کلیک راست کرده، سپس گزینهٔ

New Source را انتخاب می کنیم بعد از آن از پنجرهٔ New Source Wizard گزینهٔ IP را انتخاب می کنیم و سپس یک نام برای این IP انتخاب می کنیم. شکل زیر بیانگر مراحل بالا است.

\_

<sup>1</sup> jitter


نرم افزار ISE نصل**۴** 



شکل (۸-۴) پنجرهٔ مربوط به IP Core

سپس گزینهٔ Next را میزنیم، در پنجرهٔ باز شده مراحل زیر را طی می کنیم. FPGA Features and Design > Clocking Vizard را میزنیم.

پس از ساخت IPCore مدنظر، پنجرهٔ مربوط به تنظیمات Clocking Wizard باز می شود.



شکل (۹-۴) پنجره Clocking Wizard

فصل۴ فوار ISE

در این پنجره تنظیمات مختلفی وجود دارد که مربوط به تولید است. برای مثال frequency synthesis برای بنجره تنظیمات مختلفی وجود دارد که مربوط به تولید است. برای مثال phase alignment برای تعین فاز تولید فرکانس جدید ، Minimize Power برای کاهش توان مصرفی ، Input Clock Information برای تعین در کلاک استفاده می شود. در قسمت Input Clock Information فرکانس کلاک ورودی را انتخاب می کنیم در اینجا فرکانس ورودی 40 مگاهر تز در نظر گرفته شده است. برای تعیین جیتر کلاک می توان به دو صورت عمل کرد حالت اول UI و حالت دوم PS یا مخفف pico Second است که می توان زمان جیتر را وارد کرد. در اینجا حالت پیش فرض نرم افزار در نظر گرفته شده است. در قسسمت Source منبع کلاک DCM را انتخاب می کنیم که ۴ حالت مختلف دارد. اگر منبع ورودی به صورت تکورودی در نظر گرفته شده باشد از گزینه Differential گزینه FPGA وارد شمی شود و از داخل FPGA تأمین می شود و قبل از اینکه به ورودی DCM وارد شود، از یک بافر عبور داده شده است از گزینه BufG استفاده می کنیم و اگر در Single این حالت از بافر استفاده می کنیم. در اینجا از گزینه Single این حالت از بافر استفاده می کنیم. در اینجا از گزینه ended clock capable pin استفاده می کنیم.

	ınpu	t Freq (MHz)	Input Jitter	Source	
Input Clock Va	/alue	Valid Range	Input sicter	Source	
primary 40	0.000	5.000 - 558.659	0.010	Single ended clock capable pin	<b>-</b>

شکل (۲-۱۴) مشخصات کلاک ورودی


در پنجرهٔ بعدی مشخصات کلاک خروجی را در نظر می گیریم. ابتدا مقدار فرکانس خروجی را وارد می کنیم. در اینجا ۴۰ مگاهرتز وارد شده است، فاز کلاک خروجی را صفر در نظر می گیریم. Duty Cycle پالس را هم برابر با 50 درصد در نظر می گیریم.

فصل ۴ نرم افزار ISE

Output Clock	Output Freq (MHz)		Phase (degrees)		Duty Cycle (%)		Drives		Use
Output Clock	Requested	Actual	Requested	Actual	Requested	Actual	Dilves		Fine Ps
CLK_OUT1	40.000	40.000	0.000	0.000	50.000	50.0	BUFG	•	Г
CLK_OUT2	100.000	N/A	0.000	N/A	50.000	N/A	BUFG	v	Г
CLK_OUT3	100.000	N/A	0.000	N/A	50.000	N/A	BUFG	Ţ	Г
CLK_OUT4	100.000	N/A	0.000	N/A	50.000	N/A	BUFG	v	Г
CLK_OUT5	100.000	N/A	0.000	N/A	50.000	N/A	BUFG	Ţ	Г
CLK_OUT6	100.000	N/A	0.000	N/A	50.000	N/A	BUFG	v	Г

شکل (۱۱-۴) پنجره مشخصات کلاک خروجی


پنجرهٔ بعدی مربوط است به سیگنالهای کنترلی بلوک DCM که در این جا هیچکدام از این سیگنالها را فعال نمیکنیم.



شکل (۱۲-۴) پنجره سیگنالهای کنترلی بلوک DCM

در پنجرهٔ بعدی نام پورتهای ورودی و خروجی بلوک DCM را میتوانیم تغییر دهیم. در اینجا مقادیر پیشفرض در نظر گرفته شده است.

ص**ل۴** 



شکل (۴-۱۳) پنجره مربوط به نام پورتهای بلوک DCM

بعدازاین پنجره بر روی گزینهٔ FINISH کلیک میکنیم و تنظیمات بلوک DCM به پایان میرسد. بعد از ساخته شدن بلوک DCM از گزینهٔ DCM از گزینهٔ view HDL instantiation مراحل مربوط به نمونه سازی آن در کد اصلی را انجام میدهیم.

کدهای مربوط به تعریف بلوک DCM:

کدهای بالا را در قسمت decleration معماری تعریف می کنیم ، سپس عملیات Port Map را انجام می دهیم. ورودی بلوک DCM باید پورت کلاک باشد و خروجی آن سیگنال میانی ای که کلاک ۴۰ مگاهرتز تولیدی DCM است؛ بنابراین کلاکی برای ماژول SPI از آن استفاده می کنیم همین سیگنال میانی است.

نرم افزار ISE نرم افزار

كدهاى مربوط به عمليات Port Map:

بنابراین، کلاکی که برای ماژول SPI از آن استفاده می کنیم CLOCK\_40MHz است. نکتهای که باید به

۳-۳-۴ بررسی ماژول SPI در نرمافزار

۴-۳-۳-۱ تعریف کتابخانه

در این ماژول از کتابخانههای استاندار مربوط به IEEE استفاده شده است. کتابخانهٔ UNSIM برای استفاده از اعداد signed و unsigned و همچنین استفاده از IBUFG است.

کدهای مربوط به تعریف کتابخانه:

```
--DEFINE LIB--
library IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.NUMERIC_STD.ALL;
--For IBUFG--
LIBRARY UNISIM;
use UNISIM.vcomponents.all;
--
```

فصل ۴ نرم افزار ISE

### ۲-۳-۳-۴ تعریف موجودیت

کدهای مربوط به موجودیت ماژول SPI:

```
entity SPI 3WIRE IS
   GENERIC (
       DataWidth_CMD : INTEGER := 24 ; -- DATA width for transmit
                   : INTEGER := 1
    --define inputs and outputs
   PORT (
        CLOCK
                                STD_LOGIC; --Module clock
                         : IN
        SCLK Pol
                                 STD LOGIC; --initiate SPI CLOCK polarity
        SCLK_Pha
                         : IN
                                 STD_LOGIC; --SPI Clock Phase
        Enable
                         : IN
                                 STD LOGIC; --enable SPI Module
                                 STD_LOGIC; --synchronous RESET for SPI Module
        SyncReset
                         : IN
                                 STD_LOGIC; --Read / wirte // this is optional. in this module
--we use R_W just for write. according to datasheet
                         : IN
                          : OUT STD LOGIC := 'Z';
        DATA
                          : OUT STD_LOGIC_VECTOR(SlavesNum - 1 downto 0); --SPI ENABLE SLaves
: OUT STD_LOGIC; --optional: show SP
        LoadEnable
                                                                                 --optional: show SPI module Status
        Busv
        SCLK_20MHz_IBUFG : OUT STD_LOGIC
end SPI 3WIRE;
```

در کدهای بالا، ابتدا موجودیتی به نام SPI\_3WIRE تعریف شده است و سپس در بدنهٔ آن به تعریف یورتهای موردنظر پرداختهایم.

در بخش generic ، متغیر DataWidth\_CMD برای مشخص کردن تعداد دادههای ارسالی تعریف شده است. متغیر SlavesNum برای مشخص کردن تعداد synthesizerهای متصل شده به SlavesNum تعریف شده است، در اینجا تعداد برابر با یک در نظر گرفته شده است.

در بخش Port به تعریف پورتها پرداخته شده است. در جدول زیر توضیحات مربوط به هر پایه نوشته شده است. است.

ف**صل**۴ نرم افزار ISE

جدول (۲-۴) مشخصات پورتهای ماژول SPI

نام پورت	جهت	نوع	توضيحات
Clock	ورودی	STD_LOGIC	کلاک اصلی ماژول SPI
SCLK_Pol	ورودى	STD_LOGIC	تعيين پلاريتهٔ کلاک
SCLK_pha	ورودى	STD_LOGIC	تعیین فاز کلاک
Enable	ورودي	STD LOGIC	تعیین وضعیت فعال و غیرفعال بودن ماژول SPI .
	733	272_20010	فعال: ١ غيرفعال: ٠
SyncReset	ورودى	STD_LOGIC	ریست سنکرون با کلاک
			فعال: ١ غيرفعال: ٠
			تعیین حالت خواندن یا نوشتن. در اینجا تنها از حالت نوشتن
R_W	ورودی	STD_LOGIC	استفاده میشود.
			نوشتن: ۱ خواندن: ۰
Data	خروجی	STD_LOGIC	پایه ارسال داده ماژول SPI
LoadEnable	خروجی	STD_LOGIC_VECTOR	پایه Load Enable برای انتخاب Synthesizer موردنظر
Busy	خروجی	STD_LOGIC	پایهای برای نمایش وضعیت ماژول SPI
SCLK_20MHz_IBUFG	خروجی	STD_LOGIC	کلاک خروجی ماژول SPI

### ۴-۳-۳-۳ تعریف معماری

ابتدا معمارىاى با نام Behaviroal مربوط به موجوديت SPI\_3WIRE تعريف مى كنيم.

architecture  $\underline{\text{behaviroal}}$  of  $\underline{\text{SPI}}$   $\underline{\text{3WIRE}}$  IS

سپس به تعریف سیگنالهای میانی میپردازیم. در اینجا بهازای هر پورت تعریف شده در موجودیت، یک سیگنال میانی تعریف شده است. علت این کار را در ادامه به آن میپردازیم.

ن**صل ۴** 

#### تعریف سیگنال SCLK برای تولید کلاک SPI:

```
signal SCLK : STD LOGIC :='0';
```

#### تعریف سیگنالهای میانی:

```
--define INTERNAL Signal for all PORTS except CLOCK PORT(REGISTER PORT)
signal Enable_BUF
                      : STD_LOGIC
                                                  := '1';
                                                               --active low enable
                                                  := '1';
signal SyncReset BUF
                       : STD LOGIC
                                                                --active low SyncReset
signal R_W_BUF
                                                  := '1'; --R W = '1' -> for write and R W = '0' -> for read
                        : STD LOGIC
                       : STD LOGIC VECTOR(SlavesNum - 1 downto 0) := (OTHERS => '1'); --LOAD ENABLE BUFFER
signal LoadEnable BUF
Signal DATA BUF
                        : STD LOGIC := 'Z';
signal Busy BUF
                        : STD LOGIC := '0';
signal DATA CMD
                       : STD_LOGIC_VECTOR(DataWidth_CMD -1 downto 0) := (OTHERS => '1'); --DATA to transmit
signal Count
                       : unsigned(1 downto 0)
                                                                     := "00";
signal ADR
                       : INTEGER
                                                                     := O;
signal SCLK Pol BUF
                       : STD LOGIC
                                                                     := '0';
signal SCLK Pha BUF
                       : STD LOGIC
                                                                     := '0';
signal Counter
                        : INTEGER
                                                                     := 23;
signal Clock 40MHz
                       : STD LOGIC
                                                                     := '0';
```

#### تعریف تایپهای موردنیاز:

```
type FSM is (Idle, WriteStatus, InitDelay, FinalDelay, FinalState, CtrlDelay); --FSM State signal State: FSM := Idle; type Registers IS (R, C, N); --Synthesizer Register signal que: Registers := R;
```

در این قسمت دو نوع تایپ تعریف شده است. تایپ FSM که به ماشین حالت مربوط می شود تایپ دوم مربوط می شود به رجیسترهای داخلی R , R , R و R , R و R به ترتیب مخفف رجیستر مربوط می شود به رجیسترهای داخلی R Latch و R Latch و R Latch و R Latch است. در ادامه از هر کدام سیگنالی با این تایپ ها تعریف کرده ایم.

ف**صل**۴ نرم افزار ISE

#### تعریف رجیسترهای 3-ADF4360:

```
--Registers

Constant R_CounterlLatch: STD_LOGIC_VECTOR(23 downto 0):= "1101110000111010111100"; --ADF4360-5 REG ->
R Counter Latch

Constant ControlLatch: STD_LOGIC_VECTOR(23 downto 0):= "1010001011101011110001"; --ADF4360-5 REG
-> Control Latch

Constant N_ControlLatch: STD_LOGIC_VECTOR(23 downto 0):= "10101111010111110001010"; --ADF4360-5 REG
-> N Counter Latch
```

برای برنامهریزی رجیسترهای 5-ADF4360، هرکدام از این رجیسترها را بهصورت عدد ثابت ADF4360؛ ۲۴ بیتی و دارای مقدار تعریف کردهایم. هرکدام از این رجیسترها از نوع STD\_LOGIC\_VECTOR ؛ ۲۴ بیتی و دارای مقدار اولیهای دلخواه هستند. به دلیل اینکه این پروژه بهصورت عملی بر روی بورد پیادهسازی نمی شود؛ بنابراین مقدار اولیهٔ این رجیسترها برای ما اهمیتی ندارد و تنها برای نشاندادن درستی ارسال این دادهها به آن مقدار داده شده است.

تعریف بلوک DCM:

همان طور که گفته شد برای کلاک ورودی مدار از بلوک DCM استفاده شده است. این بلوک DCM توسط IPCoreها ساخته شده است که در بخشهای قبلی به توضیح آن پرداختهایم.

بلوک DCM آخرین قسمتی بود که در decleration معماری behavioral تعریف کردیم. بعد از آن وارد بدنهٔ اصلی معماری میشویم. بعد از کلمهٔ begin معماری به تعریف واحدهای دیگر میپردازیم.

ق**صل ۴** فارا ISE

نمونهسازی از IBUFG:

در این ماژول برای ساخت کلاک SPI از سیگنالی با نام SCLK استفاده کردیم. برای اینکه ویژگیهایی بر IBUFG ویژگیهایی بر روی این سیگنال صورت بگیرد تا بتوان از آن به عنوان کلاک استفاده کرد بهتر است که از ویژگی SCLK\_MHz\_IBUFG و خروجی آن را SCLK\_MHz\_IBUFG قرار می دهیم. بنابراین کلاک SCLK پایه خروجی SCLK\_MHz\_IBUFG است.

نمونهسازی بلوک DCM:

```
--DCM Block --

DCM_BLOCK: DCM_40_40MHz

port map

(-- Clock in ports

CLK_IN1 => Clock,

-- Clock out ports

CLK_OUT1 => Clock_40MHz);
```

ورودی این بلوک را Clock قرار میدهیم و خروجی آن که بهعنوان کلاک از آن استفاده میکنیم سیگنالی با نام Clock\_40MHz استفاده میکنیم.

بنابراین، سیگنال کلاک اصلی ما در اینجا Clock\_40Mhz است.

• توجه: برای اینکه بتوانیم در شبیه سازی نتایج بهتری داشته باشیم، بهتر است که از سیگنال کلاک استفاده کنیم. در اینجا تنها به این نکته اشاره شده است که در واقعیت بهتر است که برای تولید کلاک از بلوک DCM استفاده کنیم.

نرم افزار ISE نرم افزار

عملیات رجیستر:

```
Enable_BUF <= Enable;
R_W_BUF <= R_W;
SyncReset_BUF <= SyncReset;
Data <= Data_BUF;
Busy <= Busy_BUF;
LoadEnable(ADR) <= LoadEnable_BUF(ADR);
SCLK_Pol_BUF <= SCLK_Pol;</pre>
```

هرکدام از پورتهای ورودی و خروجی را به جزء پورت کلاک به سیگنال میانی مربوطه متصل میکنیم. به این کار رجیستر کردن پورتها میگویند. این عمل باعث میشود که FPGA نزدیکترین و سریعترین مسیر را برای هرکدام از این پورتها انتخاب کند. تمام دستورات بالا در محیط concurrent معماری صورت می گیرد. بعد از آن به سراغ process می ویم.

توضیحات مربوطه به process:

در لیست حساسیت process تنها، سیگنال کلاک را مینویسیم، تا این process تنها به سیگنال کلاک حساس باشد.

process(Clock)

سپس به تعریف متغیرهایی که در این process نیاز داریم، می پردازیم.

```
variable counter_delay : integer := 0;
variable counter_flag : boolean := false;
variable CtrlD : integer := 0;
-Registers Flag
variable R_Latch : boolean := false;
variable C_Latch : boolean := false;
variable N_Latch : boolean := false;
```

در ادامه به کاربرد هریک از این متغیرها می پردازیم.

بعد تعریف متغیرها و بعد از کلمهٔ begin شـرط بالاروندهٔ سـیگنال کلاک را با اسـتفاده از دسـتور زیر چک میکنیم. فصل\* افزار ISE نرم افزار

```
--rising edge Clock

if(Clock'EVENT and Clock = '1') then --Check CLOCK SYSTEM Rising EDGE
```

سپس با به بررسی سیگنال ریست که یک سیگنال سنکرون با لبهٔ بالارونده کلاک است میپردازیم.

در بلوک if-else بالا، ابتدا شرط فعال بودن ریست چک شده است که در صورت فعال بودن تمام پایههای ارسال و کنترلی به حالت اولیه بر می گردند.

در ادامه به تغییراتی که بعد از فعال شدن ریست رخ می دهد می پردازیم.

Busy\_BUF: برای نشاندادن وضعیت ماژول SPI است که در اینجا فرض شده است اگر حالت ریست فعال باشد این پایه برابر با یک منطقی شود.

'z' به پین ارسال داده مربوط می شود که فرض کردیم اگر داده ای ارسال نشود این پین برابر با 'z' High-impedance یا

(LoadEnable\_BUF(ADR: اگر برابر با یک باشد یعنی synthesizer ای انتخاب نمی شود. ADR آدرس stave اگر برابر با یک باشد یعنی synthesizer اگر برابر با یک باشده است.

State: با استفاده از این سیگنال حالت FSM را کنترل می کنیم که در اینجا بعد از ریست شدن می بایست: State مقدار حالت اولیه یعنی Idle را به خود بگیرد.

SCLK: مقدار اولیه کلاک را که با استفاده از سیگنال SCLK\_Pol\_BUF تعیین میکنیم به SCLK تعیین میکنیم به SCLK تخصیص میدهیم.

Counter: این متغیر برای کنترل تعداد بیت ارسالی صورت می گیرد. در اینجا چون ۲۴ بیت ارسال می شود؛ بنابراین مقدار آن را برابر با ۲۳ (از ۰ تا ۲۳) که در مجموع ۲۴ بیت می شود قرار می دهیم. در این قسمت می توانستیم از متغیر DataWidth\_CMD نیز استفاده کنیم تا کدنویسی حالت عمومی تر پیدا کند. بعد از حالت ریست که اولویت بالاتری داشت به بیان حالتهای مختلف ارسال می پردازیم. در اینجا برای ارسال از FSM یا ماشین حالت استفاده شده است که ۶ حالت مختلف دارد که به توضیح هر کدام می پردازیم.

توضیحات بالا مربوط به بلوک زیر است.

مدنظر انتخاب نشود.

```
ase State is
   -IDLE State--
 when Idle =>
   Data_BUF <= 'Z';
                                        --In IDLE State -> DATA <= '0'
   Busy_BUF <= '0';
                                       -- In IDLE State The SPI module Is not Busy
   Counter <= 23;
                                        -- Reset Data Transmision Counter
   if (Enable_Buf = '1') then
                                        -- In IDLE State Check Enable Pin
                         <= InitDelay; --move to InitDelay
     Busy_BUF
                         <= '1';
     LoadEnable_BUF(ADR) <= '0';
     SCLK_Pha_BUF
                         <= SCLK_Pha; --Set SPI Clock phase to Clock phase buffer
                    <= Idle;
                                         --stay in Idle State
     LoadEnable Buf <= (others => '1'); --deactive slaves load enable Pins
   end if;
```

حال به بیان حالت بعدی یعنی InitDelay میپردازیم.

این حالت در اصل برای رعایت Setup time و Hold time است. یعنی بعد از صفرشدن LoadEnable طبق دیتاشیت باید زمانی بعد دیتا شروع به ارسال کند؛ بنابراین این زمان را با استفاده از این حالت بررسی کردهایم. کد زیر بیانگر این حالت است.

```
-Init Delay--
when InitDelay =>
LoadEnable_BUF(ADR) <= '0';
                               --Select Target Slave
                 <= WriteStatus; --move to WriteStatus
State
                 <= '<u>1</u>';
Busy_BUF
                               --In Init State The SPI module Is Busy
--SEND BLOCK--
                       SEND according to Register Flag
case que is
 when R => Data BUF <= R CounterlLatch(Counter); --send R Latch DATA
 when N => Data BUF <= N ControlLatch(Counter); --send C Latch DATA
end case;
Counter <= Counter - 1;
```

همان طور که مشاهده می شود حالت بعدی WriteStatus است که به متغیر State تخصیص داده شده است. نکته ای که باید به آن توجه داشت ترتیب ارسال داده و برنامه ریزی رجیسترها است. باتوجه به دیتاشیت و مطالب بیان شده ترتیب پیشنهادی برای برنامه ریزی به صورت زیر است.

R Latch

Control Latch

N latch

یعنی ابتدا R Latch ، سپس Control Latch و در اخر هم N latch برنامه ریزی شود.

این ترتیب به صورت متغیرهایی از جنس Boolean کنترل شده است. que متغیر کنترلی از جنس R بود؛ است که سه مقدار کلی می تواند داشته باشد. چون در حالت قبل یعنی Idle متغیر que برابر با R بود؛ بنابراین در یک کلاک بعد از آن یعنی حالت InitDelay در بلوک case که مربوط به ارسال داده می شود. ابتدا بیتهای مربوط به Latch ارسال می شود.

نکتهای که باید به آن توجه کنیم این است که تمامی مقادیر سیگنالهایی که در Process مقدار جدید برای آنهای تخصیص داده میشود در یک کلاک بعد مقدار سیگنال تغییر میکند. (پایان Process) بنابراین، اولین بیت هر رجیستر در حالت InitDelay ارسال میشود؛ چون در یک کلاک بعد یعنی زمانی که

State در حالت WriteStatus است بیت MSB بر روی State قرار بگیرد.

#### حال به بیان مهمترین حالت یعنی WriteStatus میپردازیم.

```
-Write State--
when WriteStatus =>
if(Enable BUF = '1' AND R W BUF = '1' ) THEN --check enable and R W Pins
              <= NOT SCLK;
                                            --generate SPI CLOCK
                                            --SET SPI CLOCK phase
 SCLK Pha BUF <= NOT SCLK Pha BUF;
end if:
if(Counter >= 0 AND SCLK Pha BUF = '1' AND counter flag = false) then --Check clo
                                          -- SEND according to Register Flag
--SEND BLOCK--
  case que is
    when R => Data BUF <= R CounterlLatch(Counter); --send R Latch DATA</pre>
   when C => Data BUF <= ControlLatch(Counter);</pre>
                                                 --send C Latch DATA
   when N => Data BUF <= N ControlLatch(Counter); --send C Latch DATA</pre>
  Counter <= Counter - 1; --
elsif (Counter = 0) then --that means SEND DATA finished
  counter flag := true;
  if(counter_delay = 1) then --MAKE DELAY FOR SEND LAST BIT
    --SEND BLOCK--
                                       SEND according to Register Flag
    case que is
      when R => Data_BUF <= R_CounterlLatch(Counter); --send R Latch DATA</pre>
      when N => Data_BUF <= N_ControlLatch(Counter); --send C Latch DATA</pre>
    end case;
  end if;
  counter delay := counter delay + 1;
  if(counter delay = 5) then
   counter flag := false;
   counter delay := 0;
                 <= FinalDelay; --Move to FinalDelay State
   State
   if que = C then
      State <= CtrlDelay; --
    Counter <= 23; --SET Counter TO 23
    Data_BUF <= 'Z';</pre>
            <= '0'; --turn off SPI clock after send Data
    SCLK
  end if;
```

کلاک اصلی ماژول برابر با ۴۰ مگاهرتز است، یعنی ورودی ماژول ۴۰ مگاهرتز اما نکتهای که باید به آن توجه داشت این است که کلاک خروجی ماژول یا همان کلاک SPI برابر با ۲۰ مگاهرتز است. کلاک ۲۰ مگاهرتز وسط Toggle کردن سیگنال SCLK ساخته شده است. با هر لبهٔ بالارونده کلاک اصلی، مقدار معکوس میشود. یعنی در هر تناوب کلاک اصلی سیگنال SCLK یک مقدار ثابت دارد؛ بنابراین فرکانس محکوس میشود؛ بنابراین سیگنال SCLK برابر با ۲۰ مگاهرتز است. بعد از چککردن مقدار و ارسال می کنیم و از چککردن مقدار را ارسال می کنیم و از

شمارنده یک واحد کم میکنیم. Counter\_flag برای کنترل ارسال بیت آخر استفاده شده است که در ادامه توضیح خواهد داده شد.

بلاک SEND ترتیب ارسال دادههای رجیسترهای مختلف را چک میکند که در اینجا مقدار آن برابر است الله الا R یعنی اولین رجیستر در حال برنامهریزی است. نکتهای که باید به آن توجه داشت این است گه اگر Counter برابر با صفر شود مقدار دو بیت آخر به دلیل تغییر در حالت state ارسال نمی شوند؛ بنابراین باید تأخیری در این حالت ایجاد کرد که علاوه بر عدم متوقف کردن سیگنال اصلی کلاک حالت State هم تغییر نکند.

در اينجا اين تغيير با استفاده از متغير counter\_flag و counter\_delay صورت گرفته است. زماني كه counter صـفر می شـود به دلیل تاخیر در ارسـال ( تاخیر process) و تغییر در حالت State دو بیت آخر (LSB) ارسال نمى شوند بنابراين حدودا مى بايست ۵ كلاك اصلى تاخير داشته باشيم تا اين دو بيت ارسال شوند. بنابراین با صفر شدن counter مقدار counte\_flag برابر با true می شود تا دیگر از مقدار rounter کاسته نشود و مقدار معتبر بر روی DATA قرار گیرد. زمانی که مقدار Counter\_delay برابر با ۱ شده است می بایست بیت آخر ارسال شود که این شرط توسط بلوک if کنترل می شود.همچنین یک واحد به counter\_delay اضافه می شود زمانی که counter\_delay به عدد ۵ رسید، یعنی تاخیر مد نظر اعمال شد و داده های مورد نظر ارسال شدند اکنون می بایست حالت State تغییر کند؛ نکته ای که باید به آن توجه کرد این است که با توجه به دیتاشیت بعد از برنامه ریزی ControlRegiste ، مدت زمانی به عنوان تاخیر اعمان کنیم و سپس به برنامه ریزی N LATCH بپردازیم. این مدت زمان تاخیر با مقدار خازن CN که در قسمت های قبلی توضیح داده شده است، متفاوت است. در اینجا مقدار تاخیر حدودا 500 میکرو ثانیه در نظر گرفته شده است. بنابراین اگر در حال برنامه ریزی Control latch بودیم یعنی مقدار que برابر با C بود باید حالت بعدی برابر با CtrlDelay باشد. در این بلاک توسط متغیری تاخیر مد نظر ایجاد شده است. اگر que برابر با C نبود به حالت FinalDelay تغییر حالت می دهیم. شکل (۳-۳) بیان گر تاخیر در برنامه ریزی رجیستر ها است. بلوک CtrlDelay: ف**صل**۴ نرم افزار ISE

```
--CtrlDelay --generate Delay with CtrlDelay Variable--
when CtrlDelay =>
CtrlD := CtrlD + 1;
Case CtrlD is
When 1 =>
    LoadEnable_BUF(ADR) <= '1';
when 2 =>
    LoadEnable_BUF(ADR) <= '0';
when 20 =>
    CtrlD := 0;
    State <= FinalDelay;
when others =>
end case;
```

در این حالت نباید بعد از برنامهریزی Control Latch پایه LoadEnable برابر با یک شـود؛ بنابراین توسـط بلوک case بالا کنترل شده است.

دو حالت بعدی با نامهای FinalDelay و FinalState حالتهای پایانی ارسال هستند. برای درنظر گرفتن تأخیرهای مدنظر همچنین مقداردهی به que برای انتخاب رجیستر بعدی از این stateهای استفاده می کنیم.

```
when FinalDelay =>
State <= FinalState; --Move to Final State
if que /= C then
   LoadEnable_BUF(ADR) <= '1'; --DESELECT SLAVE
end if;
--Final State--
when FinalState =>
State <= Idle; --Move to Idle State
case que IS
   when R => que <= C;
   when C => que <= N;
   when N => que <= R;
end case;</pre>
```

به مدت یک کلاک در حللت FinalDelay تأخیر ایجاد می کنیم؛ اگر que برابر با C نبود آنگاه FinalDelay باید ۱ شود همان طور که در بالا اشاره شد.

در حالت Final state هم توسـط بلوک case ترتیب برنامه ریزی را رعایت میکنیم و همچنین State را به حالت اولیه مقدار دهی میکنیم.

نرم افزار ISE نرم افزار

## ۴-۳-۴ کدهای ماژول SPI

```
--DEFINE LIB--
library IEEE;
USE IEEE.STD LOGIC 1164.ALL;
USE IEEE.NUMERIC STD.ALL;
--For IBUFG--
LIBRARY UNISIM;
use UNISIM.vcomponents.all;
entity SPI 3WIRE IS
 --define generic parameters
 GENERIC (
   DataWidth_CMD : INTEGER := 23 ; -- DATA width for transmit
   SlavesNum : INTEGER := 1 --Slaves Number
 );
 --define inputs and outputs
 PORT (
   --INPUT--
   CLOCK
          : IN STD_LOGIC; --Module clock
   SCLK Pol : IN STD LOGIC; --initiate SPI CLOCK polarity
   SCLK Pha : IN STD LOGIC; -- SPI Clock Phase
   Enable : IN STD LOGIC; --enable SPI Module
   SyncReset : IN STD_LOGIC; --synchronous RESET for SPI Module
        : IN STD LOGIC; --Read / wirte // this optional. in this module
   R W
                             --we use R W just for write. according to
datasheet
   --OUTPUT--
   DATA : OUT STD LOGIC := 'Z';
                                                                    --SPI
DATA Line according to datasheet
                                                                    --this
pin is JUST INPUT
  LoadEnable
                   : OUT STD LOGIC VECTOR(SlavesNum - 1 downto 0); --SPI
ENABLE SLaves
                    : OUT STD LOGIC;
  Busy
optional: show SPI module Status
  SCLK 20MHz IBUFG : OUT STD LOGIC
                                                                    --spi
Clock
);
end SPI_3WIRE;
```

فصل۴ نرم افزار ISE

```
architecture behaviroal of SPI 3WIRE IS
 signal SCLK : STD LOGIC := '0';
 --define INTERNAL Signal for all PORTS except CLOCK PORT (REGISTER PORT)
 signal Enable BUF
                    : STD LOGIC
                                                                   := '1';
--active low enable
 signal SyncReset BUF : STD LOGIC
                                                                   := '1';
--active low SyncReset
 signal R W BUF
                      : STD LOGIC
                                                                   := '1';
--R W = '1' -> for write and R W = '0' -> for read
 signal LoadEnable BUF : STD LOGIC VECTOR(SlavesNum - 1 downto 0) := (OTHERS
=> '1'); --LOAD ENABLE BUFFER
 Signal DATA BUF : STD_LOGIC
                                                                   := 'Z';
                                                                   := 'O'; --
 signal Busy BUF : STD LOGIC
BUSY BUFFER
internal signal
 signal Count : unsigned(1 downto 0) := "00";
signal ADR : INTEGER := 0;
 signal SCLK Pol BUF : STD LOGIC
                                            := '0';
 signal SCLK Pha BUF : STD LOGIC
                                            := '0';
                  : INTEGER
                                            := 23;
 signal Counter
 signal Clock 40MHz : STD_LOGIC
                                             := '0';
 --type
 type FSM is (Idle, WriteStatus, InitDelay, FinalDelay, FinalState, CtrlDelay); -
-FSM State
 signal State : FSM := Idle;
 type Registers IS (R , C , N); --Synthesizer Register
 signal que : Registers := R;
 --Registers
 Constant R CounterlLatch : STD LOGIC VECTOR(23 downto 0) :=
"1101110000111010101111100"; --ADF4360-5 REG -> R Counter Latch
 Constant ControlLatch : STD LOGIC VECTOR(23 downto 0) :=
"1010001011101010111110001"; --ADF4360-5 REG -> Control Latch
 Constant N ControlLatch : STD_LOGIC_VECTOR(23 downto 0) :=
"1010111101010111110001010"; --ADF4360-5 REG -> N Counter Latch
--DCM BLock Decleratin--
 component DCM 40 40MHz
   port
   (-- Clock in ports
     CLK IN1 : in std logic;
     -- Clock out ports
     CLK OUT1 : out std logic
   );
 end component;
begin
```

```
-INSTANT IBUFG for SPI Clock--
IBUG inst : IBUF
  generic map(
  IBUF LOW PWR => TRUE, --low Power
   IOSTANDARD => "DEFAULT")
 port map (
   O => SCLK_20MHz_IBUFG,
   I => SCLK
 );
-- DCM Block --
DCM BLOCK : DCM 40 40MHz
 port map
 (-- Clock in ports
   CLK IN1 => Clock,
   -- Clock out ports
   CLK OUT1 => Clock 40MHz);
Enable BUF
             <= Enable;
            <= R_W;
R_W_BUF
SyncReset BUF <= SyncReset;</pre>
LoadEnable(ADR) <= LoadEnable_BUF(ADR);</pre>
SCLK Pol BUF <= SCLK Pol;
process(Clock)
 variable counter delay : integer := 0;
 variable counter_flag : boolean := false;
 Variable CtrlD
                : integer := 0;
 --Registers Flag
 variable R_Latch : boolean := false;
 variable C Latch : boolean := false;
 variable N Latch : boolean := false;
begin
  --rising edge Clock
  if(Clock'EVENT and Clock = '1') then --Check CLOCK SYSTEM Rising EDGE
                                   --check sync. reset -> active high
   if(SyncReset BUF = '1') then
     Busy BUF
                        <= '1';
                                       --Status: busy
                                       --SPI DATA
                       <= 'Z';
     DATA BUF
     LoadEnable BUF(ADR) <= '1';
                                      --DONT SELECT Slave
     State
               <= Idle;
                                      --Reset State
     SCLK
                      <= SCLK_Pol_BUF; --Set SPI Clock Polarity
                      <= 23; --Reset Data Transmision Counter
     Counter
                       <= R ;
     que
                                       --Reset que to first register
    else
     case State is
       --IDLE State--
       when Idle =>
        Data BUF <= 'Z';
                                          --In IDLE State -> DATA <= '0'
         Busy BUF <= '0';
                                          -- In IDLE State The SPI module Is not Busy
```

```
Data BUF <= 'Z';
                                    --In IDLE State -> DATA <= '0'
          Busy BUF <= '0';
                                          --In IDLE State The SPI module Is not Busy
          Counter <= 23;
                                          -- Reset Data Transmision Counter
          if (Enable Buf = '1') then
                                         -- In IDLE State Check Enable Pin
           State
                            <= InitDelay; --move to InitDelay
           Busy BUF
                             <= '1';
           LoadEnable BUF(ADR) <= '0';
                             <= SCLK_Pha; --Set SPI Clock phase to Clock phase buffer
           SCLK_Pha_BUF
                        <= Idle;
                                           --stay in Idle State
           State
           LoadEnable Buf <= (others => '1'); --deactive slaves load enable Pins
          end if;
        --Init Delay--
        when InitDelay =>
                                     --Select Target Slave
          LoadEnable BUF(ADR) <= '0';
          State
                          <= WriteStatus; --move to WriteStatus
          Busy BUF
                           <= '1'; -- In Init State The SPI module Is Busy
                                          --SEND BLOCK--
according to Register Flag
          case que is
           when R => Data_BUF <= R_CounterlLatch(Counter); --send R Latch DATA</pre>
           when N => Data BUF <= N ControlLatch(Counter); --send C Latch DATA</pre>
          end case;
          ___
          Counter <= Counter - 1;
        --Write State--
        when WriteStatus =>
          if (Enable BUF = '1' AND R W BUF = '1' ) THEN --check enable and R W Pins
                      <= NOT SCLK;
                                                  --generate SPI CLOCK
           SCLK Pha_BUF <= NOT SCLK_Pha_BUF;</pre>
                                                  --SET SPI CLOCK phase
          if(Counter >= 0 AND SCLK Pha BUF = '1' AND counter flag = false) then --Check clock
phase and counter
                                                                         --SEND BLOCK--
--SEND according to Register Flag
            case que is
             when R => Data BUF <= R CounterlLatch(Counter); --send R Latch DATA</pre>
             when N \Rightarrow Data BUF \iff N ControlLatch(Counter); --send C Latch DATA
            end case;
            Counter <= Counter - 1; --
          elsif (Counter = 0) then --that means SEND DATA finished
           counter flag := true;
            if(counter delay = 1) then --MAKE DELAY FOR SEND LAST BIT
                                   --SEND BLOCK--
                                                                   SEND according to
Register Flag
             case que is
               when R => Data_BUF <= R_CounterlLatch(Counter); --send R Latch DATA</pre>
               when N => Data_BUF <= N_ControlLatch(Counter); --send C Latch DATA</pre>
```

فصل ۴ نرم افزار ISE

```
end case;
             end if;
             counter_delay := counter_delay + 1;
             if(counter delay = 5) then
               counter_flag := false;
               counter_delay := 0;
                            <= FinalDelay; --Move to FinalDelay State
               if que = C then
                 State <= CtrlDelay; --
               end if;
               Counter <= 23; --SET Counter TO 23
               Data BUF <= 'Z';
               SCLK <= '0'; --turn off SPI clock after send Data
             end if;
           end if;
          --CtrlDelay --generate Delay with CtrlDelay Variable--
         when CtrlDelay =>
           CtrlD := CtrlD + 1;
           Case CtrlD is
             When 1 =>
               LoadEnable_BUF(ADR) <= '1';</pre>
             when 2 =>
               LoadEnable_BUF(ADR) <= '0';
             when 20 =>
              CtrlD := 0;
              State <= FinalDelay;
             when others =>
           end case;
         --Final Delay--
         when FinalDelay =>
           State <= FinalState; --Move to Final State</pre>
           if que /= C then
             LoadEnable BUF(ADR) <= '1'; --DESELECT SLAVE
           end if;
         --Final State--
         when FinalState =>
           State <= Idle; --Move to Idle State
           case que IS
             when R => que <= C;
             when C => que <= N;
             when N => que <= R;
           end case;
       end case;
     end if;
   end if;
 end process;
end architecture;
```

# فصل ۵:

# شبیهسازی و نتایج

برای شبیه سازی از نرم افزار ISIM استفاده شده است. ابتدا باید فایل TestBench را به پروژه اضافه کنیم. برای این کار از قسمت hierarchy کلیک راست کرده و سپس از قسمت NewSource فایل تست بنچ را اضافه می کنیم. قسمتهای مهم تست بنچ تعیین فرکانس کلاک و process مقداردهی ورودی ها است.

#### نمودارها و کدهای پروژه

```
-- Clock process definitions
CLOCK_process:process
begin
Clock <= '1';
wait for CLOCK_period/2;
Clock <= '0';
wait for CLOCK_period/2;
end process;
```


ثابت CLOCK\_period تعیین شده است. باتوجهبه فرکانس کلاک اصلی که برابر با ۴۰ مگاهرتز است دورهٔ تناوب کلاک را برابر با 25 ns در نظر می گیریم.

```
constant CLOCK period : time := 25 ns;
```

حال در Process شبیه سازی مقادیر ورودی را مقدار دهی می کنیم. در شبیه سازی ابتدایی فرض می کنیم پایهٔ ریست به مدت ۱۰۰ نانوثانیه فعال می شود؛ بنابراین در این حالت می بایست داده ای ارسال نشود و همچنین ریست Busy\_BUF باید ۱ شود. بعد از ۱۰۰ نانوثانیه مقدار پورتهای  $R_W$  و Busy\_BUF می شوند همچنین ریست را غیرفعال می کنیم. مقدار و فاز اولیه کلاک راه هم برابر با ۰ در نظر می گیریم.

```
- Clock process definitions
CLOCK_process : process
begin
  Clock <= '1';
 wait for CLOCK period/2;
  Clock <= '0';
 wait for CLOCK period/2;
end process;
-- Stimulus process
stim proc : process
begin
  -- insert stimulus here
  -- hold reset state for 100 ns.
  SyncReset <= '1';</pre>
  wait for 100 ns;
  R W
            <= '1';
 Enable
           <= '1';
 SyncReset <= '0';</pre>
  SCLk Pol <= '0';
  SCLK Pha <= '0';
  wait;
end process;
```


باتوجهبه کدهای بالا، بعد از ۱۰۰ نانوثانیه ماژول به ترتیب شروع به ارسال بیتهای رجیسترهای R latch ، باتوجهبه کدهای بالا، بعد از ۱۰۰ نانوثانیه ماژول به ترتیب شروع به ارسال بیتهای رجیسترهای C latch ، باتوجهبه کدهای بالا، بعد از ۱۰۰ نانوثانیه ماژول به ترتیب شروع به ارسال بیتهای رجیسترهای C latch ، باتوجهبه کدهای بالا، بعد از ۱۰۰ نانوثانیه ماژول به ترتیب شروع به ارسال بیتهای رجیسترهای C latch ، باتوجهبه کدهای بالا، بعد از ۱۰۰ نانوثانیه ماژول به ترتیب شروع به ارسال بیتهای رجیسترهای C latch ، باتوجهبه کدهای بالا، بعد از ۱۰۰ نانوثانیه ماژول به ترتیب شروع به ارسال بیتهای رجیسترهای C latch



شکل (۵-۱) خروجی شماره ۱


همانطور که در شکل (۵-۱) مشخص است تا ۱۰۰ نانوثانیه ابتدایی، مدار در حالت ریست قرار دارد. در این حالت فرض کردیم پایه Busy یک شود. بعد از ریستشدن ماژول در زمان ۱۰۰ نانوثانیه ریست غیرفعال شده و پایه enable و R\_W بهمنظور شروع عملیات ارسال فعال میشوند.

بعد از اینکه لبهٔ بالارونده در وضعیت 1 = enable = 1 برای اولینبار فعال شد، متغیر State به حالت R\_W = 1 برای اولینبار فعال شد، متغیر State بعد از اینکه لبهٔ بالارونده در وضعیت 1 = enable = 1 در این حالت ارسال می شود. نکته ای که باید به آن توجه داشت این است که اولین بیت ارسالی یا همان MSB در کلاک بعدی ارسال می شود. شکل (۲-۵) زمان ارسال اولین بیت بر روی پایه Data را نشان می دهد.




شکل (۵-۲) خروجی شماره ۲

قبل از زمان ۱۵۰ نانوثانیه پلیه Data فرض شده است در حللت high-impedance قبل از زمان ۱۵۰ نانوثانیه در از کنشتن حداقل ۲۰ نانوثانیه است؛ یعنی بعد از گذشتن حداقل ۲۰ نانوثانیه است؛ یعنی بعد از گذشتن حداقل ۲۰ نانوثانیه باید کلاک SPI اولین لبهٔ بالارونده خود را فعال کند که در شکل (۳-۵) رعایت این تایمینگ را مشاهده می کنید.



 $^{\circ}$ شکل (۵-۳) خروجی شماره  $^{\circ}$ 

نکته دیگری که باید توجه داشت، setup time و hold time دیتا است. که باتوجهبه دیتاشیت حداقل این مقادیر برابر با ۱۰ نانوثانیه است. شکل (۵-۴) رعایت این تامینگ را نشان میدهد.




شکل (۵-۴) خروجی شماره ۴


بعد از بررسی مقادیر زمانی حال به ارسال داده میپردازیم.

همانطور که از مقدار que مشخص است اولین رجیستری که باید برنامه ریزی شود R Latch است که مقدار آن را برابر با "۱۱۰۱۱۱۰۰۰۱۱۱۰۰ در نظر گرفتیم. حال به بررسی این مقادیر بر روی پایه


DATA می پردازیم. با هر لبه ی بالا رونده SCLK\_20mhz\_ibufg می بایست یک بیت از ســمت چپ DATA می پردازیم. با هر لبه ی بالا رونده Data فرار گیرد. در شکلهای زیر نتایج ارسال این رجیستر را مشاهده می کنید.



 $\Delta$  شکل (۵-۵) خروجی شماره  $\Delta$ 




شکل (۵-۶) خروجی شماره ۶




شکل (۵-۷) خروجی شماره ۷


همان طور که در شکلهای ۵، ۶ و ۷ مشاهده می کنید دیتای R Latch به درستی ارسال شده است. بعد از ارسال می بایست پایه LoadEnable به مدت ۲۰ نانوثانیه ۱ شود و سپس ۰ شود و بیتهای مربوط به رجیستر بعدی ارسال شود. در شکل ((- - 1)) رعایت این تامینگ را مشاهده می کنید.




 $\Lambda$  شکل ( $\Lambda$ - $\Lambda$ ) خروجی شماره



شکل (۹-۵) خروجی شماره ۹



همانطور که در شکلهای بالا مشاهده میکنید دیتای Control Latch بهدرستی ارسال شده است. نکتهای که باید به آن توجه کرد گپ زمانی بین برنامهریزی ControlLatch و N Latch باید ایجاد شـود که شکل (۱-۵) این موضوع را نشان میدهد.



شکل (۱۱-۵) تایمینگ برنامه ریزی Latch ها

شکل (۵-۱۲) تایمینگ شبیه سازی شده را نشان می دهد.


	I							
	) ns							3,30
		2,700 ns	 2,800 ns	 2,900 ns	3,000 r	ns	3,100 ns	3,200 ns
U₀ clock								
U sclk_pol								
1 sclk_pha								
U enable								
U syncreset								
16 r_w								
16 data								
loadenable[0:0]	0	) X 1 X				0		
1 busy								
sclk_20mhz_ibufg								
<b>¼</b> que				С				Χ
14 state	X			ctridelay				fin \fina\ idle
16 counter	0 X				10111			

شکل (۵-۱۲) خروجی شماره ۱۱


همانطور که گفته شده تاخیر بین Control Latch و N Latch را توسط حالت CtrlDelay ایجاد کردیم که در شکل (۱۲-۵) این موضوع مشخص شده است.

		3,250.000 ns		3,325.000 ns		3,375.000 ns		3,425.000 ns		3,475.000 ns		3,525.000 ns		3,575.000 ns		3,625.0
		3,250 ns	3,300 ns	l	3,350 ns	١	3,400 ns	١	3,450 ns	l	3,500 ns		3,550 ns	I	3,600 ns	١.
U₀ clock																
Scik_pol																
🖟 sclk_pha																
🔓 enable																
l syncreset																
lೄ r_w																
🖫 data																
ioadenable[0:0]									0							
U busy																
🞝 sclk_20mhz_ibufg																
🖫 que	Ð								n							
🖫 state		idle initdelay	X						writ	estatus						
🖟 counter		10111	10	10	10	01	10	.00	10	011	10	10	10	001	10	000
			1 /		0		1		0				1			

شکل (۵-۱۳) خروجی شماره ۱۲




شکل (۵-۱۴) خروجی شماره ۱۳




شکل (۵-۱۵) خروجی شماره ۱۴

همان طور که در شکلهای بالا مشاهده شد بیتهای ارسالی معتبر هستند. بعد از پایان ارسال می توانیم عملیات ارسال را متوقف کنیم؛ اما در اینجا این عملیات مجدد صورت می گیرد.

در ادامه به بررسی حالت بحرانی ای میپردازیم. فرض کنید ۵۰۰ نانوثانیه از زمان ارسال گذشته است و در یک لحظه ریست فعال میشود حال انتظار داریم بعد از غیرفعال شدن ریست ارسال دوباره صورت گیرد. در ادامه به بررسی این موضوع میپردازیم.



شکل (۵-۱۶) خروجی شماره ۱۵



شکل (۵-۱۷) خروجی شماره ۱۶

همان طور که در شکلهای بالا مشاهده می کنید بعد از فعال شدن دوباره ریست ارسال دادههای R Latch دوباره از اول شروع می شود.

• کدهای تست بنچ در فایلی با پسوند TB قرار گرفتهاند.

نکته ای که باید به آن توجه داشت فایل ucf پروژه است. (برای پیاده سازی عملی بر روی بورد.) کد های مربوط به UCF:

```
NET "Clock" LOC = "p85"

NET "Clock" TNM_NET = Clock;
TIMESPEC P_Clock = PERIOD "Clock" 40 MHz HIGH 50%
```

در کد بالا مشخص شده است که سیگنال کلاک به کدام پایه متصل شود همچنین dutycycle این سیگنال هم مشخص شده است.