به نام خدا

موضوع: پیاده سازی بخش SPI آی سی ADF4350

نام و نام خانوادگی : جواد علی شعار شماره دانشجویی : 401611193


مقدمه: مراحل کار به شرح زیر است.

- 1- مطالعه مشخصات SPI و اینکه در این آی سی بایستی مرحله نوشتن با طول 32 بیت با فرکانسی انجام شود که از جدول زمانی آن تعیین خواهد شد . مرحله خواندن وجود ندارد. در واقع یک SPI سه سیمه می باشد. برنامه ریزی آی سی با نوشتن در در شش رجیستر به طول 32 بیت کامل می شود.
- 2- جهت اجرای این قسمت ، از منابع اموزشی آقای ثقفی استفاده شده است . در پیاده سازی ابتدا پروتکل SPI به صورت کامل معرفی می شود. ثانیا تایمینگ ای پروتکل SPI شرح داده می شود. که اساس کار و نقطه عطف کار می باشد زیرا کلیه پارامترهای زمانی و تعیین فرکانس انتقال داده تعیین می شود. در این قسمت تعیین زمان های با حاشیه اطمینان جهت اجرای طرح بسیار حایز اهمیت است. بدون درک این بخش ادامه کار بیهوده است. ثالثا اجرای کد از پروسس به همراه دستورات شرطی استفاده شده است. نکته اساسی در این پیاده سازی استفاده از شمارنده (Counter) جهت ایجاد تاخیر های زمانی است که به نظر این نکته کلید اجرای پروتکل های زمانی مانند SPI می باشد.
- 3- در کد تغییراتی ایجاد شده است زیرا شکل خروجی آن با شکل تایمینگ SPI یکسان نبود. در شکل موج زمان انتقال داده در کاتالوگ با شکل موج برنامه متفاوت بود که تصحیح شد.
- 4- برنامه در Vivado نوشته و شبیه سازی شده است. این برنامه ویژگی جالب Auto complete را دارد و در لحظه برنامه را از لحاظ غلط املایی بررسی می کند.
- 5- ابتدا جدول تامینگ را در صفحه بعد خواهید دید و با توجه به ان جدول تایمینگ آی سی ADF4350 را با آن هماهنگ نموده و پارامترهای برنامه را استخراج می کنیم.

Sym	Characteristic	Min	Тур	Max	Units
FSCK	SPI Clock Frequency	DC	_	14	MHz
TDUTY	SCK Duty Cycle	45	_	55	%
Tcss	CS Setup Time	50	_	_	ns
TCSH	CS Hold Time	50	_	_	ns
TCSD	CS Disable Time	20	-	_	ns
Tsu	Data Setup Time	10	_	_	ns
THD	Data Hold Time	10	-	_	ns
TV	Output Valid from Clock Low		_	10	ns
TDIS	Output Disable Time	_	-	10	ns

تایمینگ پکت SPI


• مثال: پارامترهای زمانی سیکل نوشتن



در بالا تایمینگ اموزشی را ملاحضه می کنید کد در برنامه ارایه شده است و شمارنده ها بر اساس آن برنامه ریزی شده است. حال پارامترهای ADF4350 را در پایین ملاحظه می کنید. با توجه به اموزش داده شده پارامترها را برای برنامه ADF4350 را بدست می آوریم.

Table 2.

Parameter	Limit (B Version)	Unit	Test Conditions/Comments
t ₁	20	ns min	LE setup time
t ₂	10	ns min	DATA to CLK setup time
t ₃	10	ns min	DATA to CLK hold time
t ₄	25	ns min	CLK high duration
t ₅	25	ns min	CLK low duration
t ₆	10	ns min	CLK to LE setup time
t ₇	20	ns min	LE pulse width




- فرکانس کلاک FPGA را برابر 100 MHZ و پریود زمانی آن ns است. بنابراین دقت شمارنده و تاخیر های زمانی در حدود 10 ns است. حال ماکزیمم فرکانس آن را محاسبه می کنیم.

 $T_{SCK} > t_4 + t_5 = 25 \; \mathrm{ns} + 25 \; \mathrm{ns} = 50 \; \mathrm{ns} \; (\mathrm{min}) => \; F_{SCK} < 20 \; \mathrm{MHZ} \; (\mathrm{max})$ بر ای راحتی کار دقت زمانی فرکانس انتقال $t_4 = t_5 = 100 \; \mathrm{ns}$ بر ای راحتی کار دقت زمانی فرکانس انتقال $t_5 = t_5 = 100 \; \mathrm{ns}$ بر ای راحتی کار دقت زمانی فرکانس انتقال $t_5 = t_5 = 100 \; \mathrm{ns}$ بر ای راحتی کار دقت زمانی فرکانس انتقال $t_5 = t_5 = 100 \; \mathrm{ns}$ بر ای راحتی کار دقت زمانی فرکانس انتقال $t_5 = t_5 = 100 \; \mathrm{ns}$ بر ای راحتی کار دقت زمانی فرکانس انتقال $t_5 = t_5 = 100 \; \mathrm{ns}$

 T_{SCK} = 100 ns => F_{SCK} = 10 MHZ

- جهت تولید فرکانس F_{SCK} از کلاک از یک کانتر چهار بیتی SCK_Clock_Divider استفاده می شود. دقت کنید در داخل پروسس در دستور شرطی این کلاک انتقال داده ساخته می شود.
- تاخیر بعدی T_{CSS} که همان LE setup time است که منیمم 20 ns است و این مدت زمان بین لبه پایین رونده T_{CSS} و لبه بالا رونده T_{CSS} است که در برنامه این مقدار بیشتر از این مقدار خواهد بود. این تاخیر توسط کانتر سه بیتی T_{CSS} T_{CSS} تولید می شود.
- برای رعایت نمودن زمان DATA to CLK setup time = 10 ns و SCK برای رعایت نمودن زمان DATA to CLK hold time = 10 ns بدلیل اعمال داده در دستور شرطی که کلاک داخلی SCK ساخته می شود همزمان با داده به آن اعمال می شود.
- تاخیر زمانی T_{CSH} که همان T_{CSH} که همان T_{CSH} است وبرابربا زمان که به اخرین پالس لبه پایین رونده SCK اضافه می شود تا نوشتن کامل شود. زمان T_{CSD} که T_{CSD} توسط برنامه نویس جهت نوشتن بایستی رعایت شود.

بعد از مشخصات کلاک و کانترهای مورد نیاز به مرحله بعدی که تعیین پورت ها رسیده است. در طراحی که توسط اقای ثقفی شده دارای امکانات کاملی است که باعث پیچیده شدن مدار شده است.اگر مدار نوشتن 32 بیتی بسیار ساده خواهد بود. بنابراین ابتدا طراحی پیشرفته SPI را پیاده سازی کرده و آن را در حالت ساده شده در SPI_ADF4350 به کار می بریم.



پورت های سمت راست پورت های انتقال full duplex spi می باشد.

CS = LE : که هنگام انتفال داده ۱۵w می شود.

SCK : فركانس انتقال داده است در مدت انتقال داده فعال مي شود.

ISPI Master خروجى SPI Master است.

MISO : ورودى SPI Master است.

پورتهای سمت چپ به ترتیب زیر است.

SPI_Data_In : ورود داده که می تواند به صورت 8و16و24و32 بیت باشد که در پروژه ما 32 بیتی است که توسط خط SPI_Command_Type تعیین می شود.

SPI_Command_Type : یک ورودی دوبیتی است که به از ای :

0 : انتقال 8 بیتی است.

1 : انتقال 16 بیتی است.

2: انتقال 24 بیتی است.

3 : انتقال 32 بیتی است.

در انتقال بیش از 8 بیتی می توان هم حالت write و read برنامه نویسی شود. در SPI_ADF4350 انتقال 32 بیتی در حالت write است. در کارهای دیگر می تواند هشت بیت داده دستور به slave ارسال می شود و بقیه بیت ها داده های ارسالی از slave به Master است.

SPI_Send : دستور شروع انتقال بیت ها را صادر می کند.

SPI_Force_CS : برای خواندن داده های بیش از 32 بیت تعبیه شده است.


SPI_Data_In : داده ها به صورت هشت بیت در حالت read دریافت می شود وسیگنال SPI_Data_In : نشان دهنده آماده بودن داده ورودی برای خواندن است.

SPI_Busy : نشان دهنده انتقال بیت ها است و داده های جدید نمی تواند بوسیله SPI منتقل شود. Clock : سیگنال کلاک FPGA می باشد.

با توضیحاتی که ارائه شد با تنظیمات ساده می توان با این برنامه داده 32 بیتی را در ADF4350 نوشت.

تنظيمات برنامه:

- 1 . مقدار Command_Type = 3 داده 32 بیتی است.
- 2. سیگنال Force_CS = 1 و برنامه را برای مقدار 32 بیتی دو بار تکرار می کنیم.
- 3. برای تست مقدار 32 بیتی "FFAA5533" را به SPI اعمال می کنیم به شکل موج CS و MOSI و SPI می کند. و SCK که مطابق کاتالوگ می باشد. این تست نشان می دهد مدار درست کار می کند.



شکل فوق خروجی مدار است. بقیه شکل موج برای امکانات read و انتقال داده بیش از 32 بیت می باشد.