

دانشکده مهندسی برق

Digital Thermometers and Thermostats with SPI Interface

احمدرضا محمدي سياوشي


استاد درس: دکتر ستار میرزاکوچکی

> تدریسیارها: مهندس اصفهانی مهندس پاکدامن

دى ماه 1401

قطعات SPI مربوط به آن ها را MAX31722/MAX31723، دماسنج و ترموستات دیجیتالی هستند که SPI مربوط به آن ها را نوشته نوشته ایم. ولی قبل از نوشتن کد SPI مربوطه باید به یک سری نکات در دیتاشیت توجه کرد.

در شکل روبرو پینهای این قطعه را مشاهده می کنید.



معرفي پينها:

پین SERMODE، حالت serial-interface را مشخص می کند. به این صورت که اگر این پین به V_{DD} وصل باشد ارتباط SPI انتخاب می شود ولی اگر به زمین وصل شود ارتباط SPI انتخاب می شود.

CE: پین chip enable که برای شروع هر دو نوع ارتباط سریالی حتما باید cctive high شود.

SCLK: کلاکی که از بخش SPI به قطعه فرستاده میشود برای همگامسازی انتقال داده.

SDO و SDI: پین خروجی و ورودی دادههای سریالی قطعه میباشد.

دادههای دمایی به صورت مکمل دو در رجیستر دما ذخیره میشوند. برای ارتباط SPI، اول پرارزشترین بیت فرستاده میشود و این بیت (پرارزش) در رجیستر دما مربوط به بیت علامت میباشد. قالب رجیستر دما به صورت شکل زیر میباشد.


S	26	25	24	23	22	21	20	02h
MSB	SB (UNITS = °C) LSB					LSB		
2-1	2-2	2-3	2-4	0	0	0	0	01h

دقت این دماسنج از 0.5 تا 0.0625 قابل انتخاب میباشد که باید از طریق رجیستر 0.0625 تا 0.0625 تنظیم شود. نمونه ای از تبدیل دما به باینری که خود قطعه انجام میدهد را در شکل زیر مشاهده می کنید.


TEMPERATURE (°C)	DIGITAL OUTPUT (BINARY)	DIGITAL OUTPUT (HEX)
+125	0111 1101 0000 0000	7D00
+25.0625	0001 1001 0001 0000	1910
+10.125	0000 1010 0010 0000	0A20
+0.5	0000 0000 1000 0000	0080
0	0000 0000 0000 0000	0000
-0.5	1111 1111 1000 0000	FF80
-10.125	1111 0101 1110 0000	F5E0
-25.0625	1110 0110 1111 0000	E6F0
-55	1100 1001 0000 0000	C900

بعد از اینکه CE فعال شود بایت آدرس، اولین داده ایست که از SPI به دیوایس داده می شود تا مشخص کند که از CE برابر می خواهد بخواند یا بنویسد. اگر پرارزش ترین بیت آدرس A7 برابر صفر باشد از آدرس مورد نظر نظر که یک رجیستر را نشان می دهد شروع به خواندن می کند و اگر A7 برابر یک باشد روی آدرس مورد نظر شروع به نوشتن می کند.

عمليات Read:



عمليات Write:



همانطور که در دو شکل بالا میبینید خروجی دیوایس (SDO) که ورودی SPI میباشد وقتی که CE فعال نباشد یا عملیات نوشتن اتفاق میافتد High impedance میشود.

CPOL یا clock polarity را در شبیهسازی یک در نظر گرفتیم.

برای راه اندازی این دیوایس، SPI ای که در ادامه بیشتر توضیح خواهم داد را مدل کردم.

```
Port (
-- Inputs
CLK_SYS: in STD_LOGIC;
start: in STD_LOGIC;
SDO: in STD_LOGIC;
reset: in STD_LOGIC;
-- Outputs
CE: out STD_LOGIC;
SCK: out STD_LOGIC;
SDI: out STD_LOGIC;
```

پورتها به صورت روبرو تعریف شدهاند. پورت SDI که خروجی تعریف شده است درواقع ورودی دیوایس میباشد و پورت SDO که ورودی تعریف شده است خروجی دیوایس میباشد.

همانطور که در شکل زیر میبینید دو سیگنال هشت بیتی تعریف کردهایم؛ یکی برای بایت آدرس و یکی هم برای بایت دیتا. ماشین حالتی که تعریف کردهام دارای 6 حالت میباشد و همچنین یه سیگنال شمارنده نیز تعریف شدهاست.

```
-- In/Outs
signal start int : STD LOGIC := '0';
signal reset int : STD LOGIC := '0';
signal SCK int : STD LOGIC := 'Z';
signal CE int : STD LOGIC := '0';
signal SDI_int : STD_LOGIC := '0';
signal SDO int : STD LOGIC := 'Z';
signal add byte int : STD LOGIC VECTOR (7 downto 0);
signal data byte int : STD LOGIC VECTOR (7 downto 0);
-- Control Signals
signal bit cnt : unsigned (3 downto 0) := "00000";
-- states
type FSM is (idle, starter, starter dly, read data, write data, rw dly);
signal state : FSM := idle;
constant add byte : STD LOGIC VECTOR (7 downto 0) := "10100101";
constant data byte : STD LOGIC VECTOR (7 downto 0) := "010101011";
```

```
37 begin
38
       CE <= CE int;
39
       SDO int <= SDO;
40
       SDI <= SDI int;
41
       SCK <= SCK_int;
42
       reset_int <= reset;
43
44
      process (CLK SYS)
45
       begin
46
47
48
          if (rising edge (CLK SYS)) then
49
             if (reset int = 'l') then
                CE int <= '0';
50
51
                state <= idle;
                SDI int <= '0';
52
                SDO int <= 'Z';
53
54
             else
                add byte int <= add byte;
55
               start int <= start;
56
```

در شکل روبرو، قبل از شروع process که حساسیت آن را به را CLK_SYS تعریف کردیم سیگنالهای داخلی را به پورتهای خروجی میدهیم و پورتهای ورودی را به سیگنالهای داخلی مربوطه ارجاع میدهیم. همانطور که مشخص است سیگنال reset به صورت سنکرون پیادهسازی شده است. اگر بعد از لبه بالارونده کلاک اصلی، سیگنال reset برابر یک شود مقادیر اولیه سیگنالها را به آنها میدهد و اگر برابر صفر بود مقداری سیگنالها را به آنها میدهد و اگر برابر صفر بود مقداری

که در ثابت بایت آدرس قرار دارد را بر روی سیگنال آن قرار می دهد.

```
58
                 case state is
                                                         در چند خط بالاتر وضعیت پیش فرض
59
                     when idle =>
                                                         ماشین حالت را روی idle قرار داده
                        bit cnt <= "0111";
60
61
                                                         بودیم یس SPI تا وقتی که سیگنال
                       if (start int = 'l') then
62
63
                            state <= starter;
                                                         start آن برابر یک نشود در این حالت
                            CE int <= '1';
64
                        else
65
                                                         میماند ولی اگر برابر یک شود به
66
                            state <= idle;
                            CE int <= '0';
67
                                                         حالت starter می رود و سیگنال CE
                        end if:
68
```

را یک و دیوایس را فعال می کند. همچنین قبل از چک کردن دستور if، مقدار "1110" را روی سیگنال شمارنده قرار داديم.

```
اولین کاری که بعد از فعال شدن CE
when starter =>
   CE int <= '1';
   SDI int <= add byte int (to integer(bit cnt));
   if (bit cnt /= 0) then
      state <= starter;
      bit cnt <= bit cnt - 1;
   else
     bit cnt <= "1000";
      state <= starter dly;
```

اتفاق می افتد این است که مقدار سیگنال بایت آدرس را روی خروجی SDI قرار می دهیم و تا وقتی که شمارنده صفر نشده در این حالت باقی میماند و بعد از صفر شدن به حالت بعدی میرود و مقدار "1000" را در شمارنده قرار میدهد.

```
when starter dly =>
  CE int <= '1';
  SDI int <= 'Z';
  bit cnt <= bit cnt - 1;
     state <= read data;
     else
     state <= write data;
     data byte int <= data byte;
     end if;
```

هدف از ایجاد این حالت این است که تاخیری بین بایت ادرس و ارسال یا دریافت بایت دیتا اتفاق بیافتد. وضیعت بعدی را با یک دستور شرطی بر روی پرارزش ترین بیت then بعدی را با یک دستور شرطی بر روی پرارزش ترین بیت بایت آدرس مشخص می کنیم. اگر صفر باشد به وضعیت read_data می رود در غیر اینصورت به وضعیت write_data می رود و ثابت بایت دیتا را بر روی سیگنال آن قرار میدهد.

```
when read data =>
   CE int <= '1';
   data_byte_int (to integer(bit_cnt)) <= SDO_int;
   if (bit cnt /= 0) then
      state <= read data;
      bit cnt <= bit cnt - 1;
      state <= rw dly;
   end if:
when write data =>
   CE int <= '1';
   سيگنال خروجي SDI_int <= data_byte_int (to_integer(bit_cnt)); قرار مي دهد تا
  if (bit_cnt /= 0) then
      state <= write data;
      bit cnt <= bit cnt - 1;
      state <= rw dly;
   end if;
when rw dly =>
  state <= idle;
   CE int <= '0';
```

bit cnt <= "0111";

در حالت read_data سیگنال ورودی را به سیگنال بایت دیتا ارجاع SDO می دهیم و از پرارزش ترین بیت، شروع به یر کردن آن می کند و وقتی که به شمارنده صفر شود به حالت rw_dly می رود.

و در حالت write_data سیگنال بایت دیتا را از پرازشترین بیت آن بر روی وقتی که شمارنده صفر شود و به وضعیت بعدی برود.

حالت rw_dly را برای تاخیری بین حالت خواندن یا نوشتن با حالت بعدی ایجاد کردم. در آن مقدار "0111" به شمارنده داده و CE برابر صفر می شود. حالت idle


حالت بعدی ماشین میباشد یعنی به حالت اولیه میرود و منتظر سیگنال start میماند.

```
همانطور که مشخص است وقتی سیگنال CE برابر و cE برابر and state /= idle برابر
   SCK int <= not (CLK SYS);
                                            یک است و وضعیت در idle نباشد، خروجی سیگنال
   SCK int <= 'Z';
                                            SCK که به کلاک دیواس داده می شود برابر با
end if;
                        خلاف CLK_SYS مى باشد در غير اينصورت High-impedance مى شود.
```

در شکل صفحه بعد که بخشی از کد testbench را نشان می دهد CLK_SYS_period برابر 200ns می باشد چون بیشترین فرکانسی که در دیتاشیت برای دیوایس مشخص شده بود برابر 5 MHz بود به همین خاطر این فرکانس را هم به SPI می دهیم هم به دیوایس. همچنین در پراسس start_pro ، سیگنالهای start و reset را مقداردهی کردیم.

```
39
      constant CLK_SYS_period : time := 200 ns;
40
41 BEGIN
42
        -- Instantiate the Unit Under Test (UUT)
43
       uut: entity work.SPI PORT MAP (
44
              CLK SYS => CLK SYS.
45
46
              start => start,
              SDO => SDO.
47
48
              reset => reset,
              CE => CE.
49
              SCK => SCK,
50
              SDI => SDI
51
52
            );
53
       -- Clock process definitions
54
55
       CLK SYS process :process
56
       begin
          CLK SYS <= '0';
57
          wait for CLK_SYS_period/2;
58
59
          CLK SYS <= '1';
          wait for CLK_SYS_period/2;
61
       end process;
62
63
       start_pro: process
64
       begin
          start <= '0', '1' after lus, '0' after 1.5us, '1' after 6us, '0' after 6.5us;
65
          reset <= '0', '1' after 4us, '0' after 5us;
66
67
68
      end process start pro;
```

با توجه به کد اول و مقدار دهی در testbench تصویر زیر، خروجی شبیهسازی را نشان میدهد.




با یک شدن سیگنال start در لحظه CE ، lus در کلاک بعدی برابر یک می شود و SDI به دیوایس داده می شود. همچنین از حالت starter می starter می ود و سیگنال بایت ادرس به SDI داده می شود. از انجاییکه می شود. همچنین از حالت مقدار بایت آدرس را به صورت فرضی "10100101" داده ایم و A7=1 میباشد بنابراین پس از حالت مقدار بایت آدرس را به صورت فرضی مقداردهی کرده بودیم write_data به حالت starter_dly می ود و سیگنال بایت دیتایی که به صورت فرضی مقداردهی کرده بودیم در خروجی SDI قرار می گیرد و شروع به نوشتن بر روی دیوایس می کند. اما این حالت به انتها نمی رسد و به حالت oreset می ود چون در لحظه us 4us سیگنال ها داده می شود البته در لبه بالارونده کلاک بعدی زمانیکه سیستم، سیگنال reset را تشخیص دهد. برای


مثال سیگنال SCK برابر Z و CE و SDI برابر صفر می شود. در شکل صفحه بعدی به طور دقیقتر می توان اتفاقات این لحظه را دید.



دوباره در لحظه 6us، مقدار سیگنال start یک میشود و به حالت starter میرود و مراحل ذکر شده تکرار میشود و این بار حالت write_data به انتها میرسد و بعد از حالت rw_dly به حالت adle میرود و منتظر سیگنال start میماند. در شکل زیر، این مراحل را به وضوح میتوان دید.



حال اگر به بایت آدرس مقدار "01010101" بدهیم بعد از حالت starter_dly به حالت read_data میرود ولی از انجاییکه پورت SDO به طور واقعی به دیوایس وصل نیست مقدار آن در همه لحظات صفر میباشد.



بنابراین بعد از آنکه به حالت read_data میرود سیگنال SDO مقدار صفر را با هر شمارش درون سیگنال بایت دیتا میریزد. در دو شکل زیر به طور واضح تر شکل بالا را میبینیم.

