بسمه تعالى



VHDL Final Report of Project

محمد ميثم الهام بخش

4.1911797

1)توصيف كد:

توجه شود دیتاشیت آی سی ۴۰۲۰و۴۰۲۱ع یکسان میباشد و تفاوت جزئی دارند. بنابراین در این گزارش بیان به جای ۴۰۲۲ ، ۴۰۲۲ بیان میشود.

برای طراحی آی سی AD4020 کار طراحی در فایلی به نام AD4020 انجام شده است که از ماژول $SPI_Command$ در $SPI_Command$ و از ماژول $SPI_Command$ در $SPI_Abstract$

در طراحی این ماژول به کمک ماژول SPI_Command دستورات اولیه داده می شود و بعد از اعمال این دستورات آی سی شروع به کار میکند و دیتای ADC را بیت به بیت دریافت کرده به شکل ۲۰ بیتی نمایش میدهد .

برای توصیف کد، ابتدا به بررسی فایل اصلی یعنی AD4020 خواهیم پرداخت تا نحوه عملکرد کد به طور کامل شفاف شود در ادامه توضیحاتی درباره ماژول های زیر مجموعه این فایل که از آنها استفاده شده یعنی SPI_Abstract و SPI_Abstract داده خواهد شد.

```
2 library IEEE;
3 use IEEE.std logic 1164.all;
4 use IEEE.numeric std.all;
 6 entity FE_AD4020 is
    generic(
       input_clk_freq
                             : natural range 1 to 1 000 000 000 := 100 000 000
8
9
10
      port (
       sys clk
                             : in std logic;
11
12
       sys reset n
                         : in std logic;
13
        spi clk
                             : in std logic;
       AD4020_data_out
                            : out std_logic_vector(19 downto 0);
14
        AD4020_valid_out
15
                             : out std logic;
       AD4020 MISO in
16
                             : in std logic;
                             : out std logic;
       AD4020 MOSI out
17
       AD4020 SCLK out
                            : out std logic;
18
       AD4020 CONV out
                             : out std logic
19
20
       ) ;
   end entity FE AD4020;
```

در ابتدای این فایل به معرفی متغیر ها و ثابت ها پرداخته شده است همانطور که مشاهده میکنید، چند ورودی و چند خروجی داریم که مهم ترین خروجی ما از نوع وکتور ۲۰ بیتی است که همان دیتا خروجی ما میباشد. همچنین در این پروژه فرکانس کاری این آی سی ۱۰۰ مگابیت در نظر گرفته شده است که به صورت ثابت تعریف شده است.

```
architecture Behavioral of FE AD4020 is
23
24
      component spi_commands is
25
26
         generic(
27
28
         command used g
                                 : std logic := '1';
         address used_g
                                 : std logic := '0';
29
         command width bits g
                                 : natural
                                               := 8;
         address_width_bits_g
                                              := 8:
31
                                 : natural
                                               := 8;
32
        data width bits g
                                 : natural
        output_bits_g
                                               := 24:
33
                                 : natural
34
        cpol cpha
                                 : std logic vector(1 downto 0) := "10"
35
         );
36
          port (
37
             clk
                              :in std logic;
                              :in std logic;
38
             rst n
39
                             : in std_logic_vector(command_width_bits_g-1 downto 0);
             command in
40
                            : in std logic vector(address_width_bits_g-1 downto 0);
41
                                              std_logic_vector(data_width_bits_g-1 downto 0);
42
             master_slave_data_in
                                       : in
43
             master slave data rdy in : in
                                              std logic;
44
             master_slave_data_ack_out : out std_logic;
45
             command_busy_out
                                       : out
                                              std logic;
46
             command done
                                       : out
                                              std logic;
47
             slave master data out
                                       : out std logic vector(output bits g-1 downto 0);
48
             slave_master_data_ack_out : out std_logic;
49
                            : in std logic;
             miso
50
             mosi
                            : out std logic;
                            : out std logic;
             sclk
51
                            : out std logic
53
          );
       end component;
```

اکنون معماری اصلی که از نوع رفتاری است ایجاد میشود در همان ابتدا ماژول SPI_Command تعریف میشود چون ما قبل از استفاده و دریافت خروجی از این ماژول نیاز داریم دستورات لازم را به آی سی بدهیم تا تعیین کنیم عملکرد آی سی باید چگونه باشد .

SPI_Command این بخش ابتدایی که دادن دستورات به آی سی هست به یک ماژول زیر مجموعه که AD4020 نام دارد فقط باید این سپرده شده است و به کمک این ماژول انجام می شود ما در فایل اصلی که AD4020 نام دارد فقط باید این ماژول را معرفی کرده و ورودی و خروجی های آن را طبق فایل اصلی که AD4020 است AD4020 انجام دهیم.

```
55
               AD4020 data r
                                               : std logic vector(31 downto 0);
56
      signal
57
      signal
               AD4020 spi command
                                               : std logic vector(1 downto 0);
                                               : std_logic_vector(5 downto 0);
      signal
               AD4020 spi_register_address
58
59
      signal
               AD4020 spi write data
                                               : std logic vector(7 downto 0);
      signal
               AD4020_spi_write_data_rdy
                                               : std_logic;
60
61
               AD4020 spi busy
                                               : std logic;
      signal
               AD4020 spi sclk
                                               : std logic;
62
      signal
               AD4020_spi_sclk_delayed
                                               : std logic;
63
64
      signal
               AD4020 conv
                                               : std logic;
65
      signal
               AD4020_valid
                                               : std logic := '0';
               AD4020 data
                                               : std logic vector(19 downto 0) := "00000000000000000000000";
66
      signal
67
                                               : std_logic_vector(5 downto 0) := "010100";
68
      constant control reg
69
      constant write data
                                               : std_logic := '0';
                                               : std_logic := '1';
      constant read data
70
                                               : std_logic := '0';
71
      signal data ready
72
```

```
Constant WEN : std_logic := '0';

constant RESERVED : std_logic := '0';

constant TURBO : std_logic := '0';

constant OV : std_logic := '0';

constant HIGHZ : std_logic := '0';

constant FRAN_COMPRESSION : std_logic := '0';

constant SPAN_COMPRESSION : std_logic := '0';

constant ENBBLE_STATUS_BITS : std_logic := '0';

constant reg_config : std_logic vector(7 downto 0) := RESERVED & RESERVED & ENABLE_STATUS_BITS &

SPAN_COMPRESSION & HIGHZ & TURBO & OV;
```

در ادامه سیگنال ها و ثوابت مورد استفاده تعریف شده است برخی از این ثوابت داخل ماژول SPI_Command مورد استفاده قرار میگیرند چون نشان دهنده بیت های دستورات ما و یا نتیجه اعمال دستورات ما میباشند. به عنوان مثال OV,TURBO, write_data, read_data از این دست ثابت ها میباشند.

ما به طور دیفالت مقادیر OV,TURBO,HIGHZ,SPAN_COMPARISON را برابر صفر یعنی غیرفعال قرار میدهیم چون این مقادیر نشان دهنده ویژگی های فیزیکی میباشند و ما در اینجا فقط در محیط شبیه سازی در حال ساخت این آی سی هستیم بنابراین این بیت ها تعریف میشوند و در صورتی که قرار شود به صورت فیزیکی مورد تست قرار دهند این امکان قرار داده شده است تا تغییر این بیت ها در شرایط واقعی اعمال شوند.

```
type state_type is (
 86
          init adc,
          spi_init_load,
 87
 88
          spi_data_load,
          spi_read_data_busy,
 89
 90
          spi read data start,
 91
          spi_write_init_busy,
 92
          spi write init start,
         spi_read_data_finish
 93
 94
 95
       signal state : state_type;
 96
 97
 98
       signal sclk_en : boolean := true;
       signal spi_clk_en : boolean := false;
 99
100
       signal read_complete : boolean := false;
101
102
       signal one cycle delay : boolean := false;
       signal SDI is low : boolean := true;
103
       signal tquiet1_delay_complete : boolean := false;
signal tquiet2_delay_complete : boolean := false;
104
105
       signal gpio_init_complete : boolean := false;
106
107
108
       signal mosi_ctrl : boolean := true;
109
       signal spi mosi : std logic;
       signal read_mosi : std_logic;
110
```

در ادامه ۸ استیت یا وضعیت تعریف میشود که به وسیله آن کار های لازم در هر وضعیت انجام میشود.

این استیت ها شامل :

init_adc , spi_init_load , spi_data_load , spi_read_data_busy , spi_read_data_start, spi_write_init_busy , spi_write_init_start , spi_read_data_finish

می باشد. در ادامه نیز تعدادی سیگنال که برای اعمال تغییرات لازم روی سیگنال خروجی مطابق با خواسته کاربر می باشد تعریف شده است.

```
112 begin
113
       spi_AD4020: spi_commands
114
       generic map (
115
         command_used_g
                                    => '1',
116
                                    => '1',
117
         address used g
         command width bits g
                                    => 2,
118
         address_width_bits_g
119
                                    => 6,
         data_width_bits_g
                                    => 8,
120
         output_bits_g
121
                                    => 16,
                                    => "00"
122
         cpol_cpha
123
124
       port map (
125
         clk
                                    => spi_clk ,
                                    => sys_reset_n,
         rst n
         command in
                                    => AD4020_spi_command,
127
128
         address_in
                                    => AD4020_spi_register_address,
129
         master slave data in
                                    => AD4020 spi write data,
         master_slave_data_rdy_in => AD4020_spi_write_data_rdy,
130
         master slave data ack out => open,
131
         command_busy_out
                                    => AD4020 spi busy,
132
133
         command done
                                    => open,
134
         slave_master_data_out
                                   => open,
135
         slave_master_data_ack_out => open,
136
         miso
                                         => AD4020 MISO in,
         mosi
137
                                         => spi_mosi,
138
         sclk
                                         => AD4020_spi_sclk,
139
         cs_n
                                         => open
140
       );
```

با شروع برنامه همانطور که مشاهده می کنید در همان ابتدا ماژول SPI_Command مقدار دهی می شود تا بتواند فرایند آغازین که همان دستورات اولیه است را انجام دهد.

در این پروژه از ۳ پروسس همزمان استفاده شده است تا بتوان به بهترین شکل ممکن به پیاده سازی این آیسی پرداخت. پروسس اول برای مدیریت استیت ها میباشد. پروسس دوم برای انجام کار ها در هر استیت و پروسس سوم هم برای اعمال تغییرات در سیگنال خروجی متناسب با کانفیگی که کاربر انجام میدهد، میباشد.

```
143
        process (spi_clk, sys_reset_n)
144
       begin
         if sys_reset_n = '0' then
145
146
            state
                     <= init_ADC;
            init_done <= '0';
147
          elsif (rising_edge(spi_clk)) then
148
            case state is
149
150
              when init_ADC =>
                if init done = '0' then
151
                  if gpio init complete then
152
                  state <= spi_init_load;
153
                  init_done <= '1';</pre>
154
155
                  end if;
                elsif init_done = '1' then
156
157
                  state <= spi read data start;
158
                else
159
                  state <= init_ADC;
160
                end if;
161
              when spi init load =>
162
                state <= spi_write_init_start;</pre>
163
              when spi_write_init_start =>
                if AD4020_spi_busy = '1' then
164
                  state <= spi_write_init_busy;
165
                else
166
167
                  state <= spi_write_init_start;
168
                end if;
169
              when spi write init busy =>
               if AD4020_spi_busy = '1' then
170
                  state <= spi_write_init_busy;
171
```

```
172
                else
 173
                  state <= spi_read_data_start;
                  mosi_ctrl <= false;
 174
                  sclk_en <= false;
 175
 176
                end if:
 177
              when spi_read_data_start =>
 178
                if one cycle delay then
                  state <= spi_read_data_busy;
 179
 180
                else
 181
                  state <= spi_read_data_start;
                end if;
 182
              when spi read data busy =>
 183
                if read complete then
 184
 185
                  state <= spi_read_data_finish;
                 else
 186
                  state <= spi_read_data_busy;
 187
 188
                end if:
 189
              when spi_read_data_finish =>
                if tquiet2_delay_complete then
 190
                  state <= spi read data start;
 191
                end if:
 192
 193
              when others =>
 194
                state <= init ADC;
            end case;
 195
          end if; end process;
196
```

همانطور که در کد بالا مشاهده می کنید در پروسس اول متناسب با استیتی که قرار داریم و وضعیت سیگنال ها تصمیم گرفته می شود برنامه وارد کدام استیت در سیکل بعدی شود .

در واقع در این پروسس ماشین حالتی طراحی کردیم که به وسیله آن تمام حالات ممکن مدیریت شود و کد SPI بتواند به بهترین شکل عمل کند. توجه شود این پروسس حساس به کلاک SPI و ریست میباشد

```
process (spi_clk)
201
          variable bits_left : integer := 20;
202
        begin
          if (rising_edge(spi_clk)) then
203
            case state is
204
              when init_ADC =>
205
206
              when spi_init_load =>
                                                   <= '0':
207
                AD4020_conv
                                                   <= WEN & write data;
                AD4020_spi_command
AD4020 spi register address
208
                                                   <= control_reg;
209
                AD4020_spi_write_data
210
                                                    <= reg_config;
              when spi_write_init_start =>
211
212
                AD4020_spi_write_data_rdy <= '1';
213
                AD4020 conv
              when spi write init busy =>
214
                AD4020_spi_write_data_rdy <= '0';
215
              when spi_read_data_start =>
216
217
                if SDI is low then
                  read_mosi <= '1';
218
                else
219
220
                  AD4020 conv <= '0';
221
222
                AD4020_valid <= '0';
223
                if tquiet1 delay complete then
                  read mosi <= '0';
224
                  one_cycle_delay <= true;
225
226
                  if one_cycle_delay then
227
                    spi_clk_en <= true;
228
                   end if:
229
                end if;
              when spi read data busy =>
230
231
                one_cycle_delay <= false;
                 if not(bits_left > 0) then
233
                   spi_clk_en <= false;
234
                end if:
              when spi_read_data_finish =>
235
                AD4020_valid <= '1';
236
                if tquiet2_delay_complete then
  AD4020_conv <= '1';</pre>
237
238
239
                end if;
              when others =>
240
            end case;
241
```

```
243
         if (falling edge(spi clk)) then
244
           case state is
245
             when spi read data busy =>
246
                if bits_left > 0 then
                  AD4020 data(bits left - 1) <= AD4020 MISO in;
247
                  bits_left := bits_left - 1;
248
                else
249
                 read complete <= true:
250
251
                end if:
252
              when spi read data finish =>
                read_complete <= false;
               bits left := 20;
254
             when others =>
255
256
           end case;
257
          end if:
        end process;
```

در این پروسس بر اساس بالارونده یا پایین رونده بودن کلاک SPI در هر استیت کار های لازم انجام می شود. در لبه های بالا رونده بعد از استیت init_ADC با ورود به استیت spi_init_load دستورات داده شده لود می شود و سیستم آماده شروع به کار می شود. در ادامه با ورود به استیت spi_write_init_start دستورات لود شده نوشته می شود. در این لحظه وارد استیت spi_write_init_busy شده و منتظر می شویم دستورات در استیت spi_read_data_start با توجه به دستورات اعمال شده به خواندن دیتای داده شده اعمال شوند. در استیت spi_read_data_start در این حین وارد استیت spi_read_data_busy در نهایت با اتمام خوانده شدن ۲۰ بیت وارد استیت آخر که spi_read_data_finish است، می شویم .

در لبه های پایین رونده نیز در استیت spi_read_data_start مشغول خواندن بیت ها شده و در استیت spi_read_data_finish کانتر را به عدد ۲۰ بر میگردانیم تا آماده خوانده شدن ۲۰ بیتی بعدی شویم.

```
261
       delays : process(spi_clk, state)
       constant tquiet1 ns : natural := 100;
262
263
       constant tquiet2 ns : natural := 100;
264
       constant gpio init ns : natural := 200;
       constant period ns : natural range 1 to 1000 := 1_000_000_000 / input_clk_freq;
265
266
       constant tquiet1 cycles : natural := (((tquiet1 ns + period ns - 1) / period ns)-2);
       constant tquiet2 cycles : natural := (((tquiet2_ns + period_ns - 1) / period_ns)-3);
267
268
       constant gpio_init_cycles : natural := (((gpio_init_ns) / period_ns)-3);
269
       variable counter : natural := 0;
270
271
       begin
272
         if rising edge (spi clk) then
273
           case state is
             when spi_read_data_start =>
274
275
               if SDI is low then
276
                 SDI is low <= false;
                elsif counter = tquiet1_cycles or tquiet1_delay_complete then
277
278
                 tquiet1 delay complete <= true;
279
               else
280
281
                 counter := counter + 1;
282
                end if;
             when init ADC =>
283
284
               if counter = gpio_init_cycles or gpio_init_complete then
285
                 gpio init complete <= true;
                 counter := 0;
286
287
               else
                 counter := counter + 1:
288
289
               end if;
```

```
290
              when spi_read_data_finish =>
291
                if counter = tquiet2_cycles or tquiet2_delay_complete then
292
                  tquiet2_delay_complete <= true;
                  counter := 0;
293
294
                else
295
                  counter := counter + 1;
296
                end if;
297
              when others =>
298
                SDI is low <= true;
                counter := 0;
299
                tquiet1_delay_complete <= false;</pre>
300
301
                tquiet2_delay_complete <= false;
302
                gpio init complete <= false;
            end case:
303
304
          end if:
305
       end process;
```

در پروسس آخر به اعمال دیلی های اولیه و انتهایی و دیلی ناشی از تنظیمات اولیه ورودی خروجی ها پرداخته می شود. با توجه به مقدار تاخیری که نیاز هست تا آی سی ما نتیجه را تولید کند میتوان تاخیر ایجاد کرد تا بتوان بدون از دست دادن حتی یک بیت دیتا نتیجه را بصورت تمام و کمال بدست آورد.

```
306
307 AD4020_SCLK_out <=AD4020_spi_sclk when sclk_en else spi_clk when spi_clk_en else '0';
308 AD4020_CONV_out <= AD4020_conv;
309 AD4020_data_out <= AD4020_data;
310 AD4020_MOSI_out <= spi_mosi when mosi_ctrl else read_mosi;
311 AD4020_valid_out <= AD4020_valid;
312
313 end architecture Behavioral;
```

در انتهای این فایل نیز خروجی های بدست آمده از ۳ پروسس فوق داخل خروجی های اصلی این برنامه انتقال داده شده است.

اکنون به بررسی فایل SPI_Command پرداخته خواهد شد که وظیفه اعمال دستورات ابتدایی را دارد.

```
36 architecture Behavioral of spi_commands is
37
38 function to natural (sl in : std logic ) return natural is
39
   begin
          if sl_in = '1' then
40
41
42
43
          return 0;
44
       end if:
45
   end function;
46
47 component spi_abstract is
48
    generic (
          cpol cpha : std logic vector(1 downto 0) := "00";
49
          data_width: natural := output_bits_g
50
51
      port (
52
53
               :in std logic;
54
            rst_n
                      :in std_logic;
55
                              : in std_logic_vector(data_width-1 downto 0);
56
          mosi data i
                              : out std_logic_vector(data_width-1 downto 0);
57
          miso data o
                               :in std_logic;
          mosi data valid i
58
          mosi data ack o
                                    std logic;
59
                             :out
60
          miso_data_valid_o
                              :out std_logic;
61
62
                         :out std_logic;
63
          mosi
64
          sclk
65
          cs_n
                         :out std logic
66
          );
68 end component;
```

بخش Entity این فایل چون در فایل اصلی تعریف شد اینجا تکرار نمیشود و فورا سراغ معماری رفتاری آن خواهیم رفت. در این فایل از ماژول SPI_Abstract که پروتکل SPI خام ما میباشد استفاده میشود که بعد از این فایل به توصیف آن نیز خواهیم پرداخت.

```
71
         type SPI STATE is (
         SPI_STATE_WAIT,
72
        SPI_STATE_PAYLOAD,
         SPI_STATE_COMMAND_DONE,
75
        SPI_STATE_COMMAND_DONE_SIGNAL
76
77
78
      signal cur spi state : SPI STATE;
      81
82
                                            data width bits g;
83
      signal command_signal : std_logic_vector(command_width_bits_g-1 downto 0);
signal address_signal : std_logic_vector(address_width_bits_g-1 downto 0);
84
85
      signal data_signal :std_logic_vector(data_width_bits_g-1 downto 0);
      signal mosi_data_valid_spi : std_logic;
      signal mosi_data_ack_spi : std_logic;
88
      signal mosi_data_ack_spi_follower : std_logic;
89
      signal miso data valid spi : std logic;
signal miso data_spi : std logic_vector(xfer_len-1 downto 0);
signal mosi_data_spi : std_logic_vector(xfer_len-1 downto 0);
90
91
      signal miso_byte_ack_count : unsigned (7 downto 0);
      signal slave_master_data_ack_out_en : std_logic;
95
      signal cs_n_signal : std
       signal cs n signal follower : std logic;
96
      signal data_select : std_logic_vector(1 downto 0) := command_used_g & address used g;
```

مانند فایل قبل در این فایل نیز استیت هایی تعریف شده است در ادامه سیگنال های مورد نیاز برای اعمال دستورات که وظیفه اصلی این ماژول میباشد تعریف شده اند.

```
99 begin
100
       slave_master_data_out <= miso_data_spi;</pre>
101
       cs_n <= cs_n_signal;
102
103
       spi_slave: spi_abstract
104
       generic map(
105
           cpol_cpha => cpol_cpha,
           data_width => output_bits_g
106
107
108
        port map (
                     => clk,
109
           clk
                          => rst_n,
110
             rst n
111
                         => mosi_data_spi,
112
           mosi data i
                          => miso_data_spi,
113
           miso data o
114
           mosi_data_valid_i => mosi_data_valid_spi,
115
           mosi data ack o
                               => mosi_data_ack_spi,
           miso_data_valid_o => miso_data_valid_spi,
116
117
                             => miso,
118
             miso
                          => mosi.
119
           mosi
                          => sclk.
120
           sclk
                          => cs_n_signal
121
           cs_n
122
123
           );
124
```

با شروع برنامه در همان ابتدا فایل مربوط به SPI_Abstract یعنی SPI_Abstract با توجه به ورودی خروجی های این فایل map شده است تا مورد استفاده قرار گیرد.

```
126 spi_state_state_machine: process(clk, rst_n)
128
       if rst n = '0' then
         cur_spi_state <= SPI_STATE_WAIT;
129
130
131
       elsif rising edge(clk) then
         case cur spi state is
132
133
            when SPI STATE WAIT =>
134
            if (master_slave_data_rdy_in = '1') then
                cur_spi_state <= SPI_STATE_PAYLOAD;
137
             cur_spi_state <= SPI_STATE_WAIT;</pre>
138
            end if;
139
            when SPI_STATE_PAYLOAD =>
140
             cur_spi_state <= SPI_STATE_COMMAND DONE;
141
142
            when SPI STATE COMMAND DONE
143
              if (cs_n_signal_follower /= cs_n_signal) and (cs_n_signal = '1') then
144
                  cur_spi_state <= SPI_STATE_COMMAND_DONE_SIGNAL;
145
146
               cur_spi_state <= SPI_STATE_COMMAND_DONE;</pre>
147
148
              end if:
149
            when SPI STATE COMMAND DONE SIGNAL =>
150
              cur spi state <= SPI STATE WAIT;
151
152
            when others =>
          end case;
154
        end if:
155 end process spi_state_state_machine;
```

پروسس اول مربوط به مدیریت استیت ها یا وضعیت های کار این ماژول میباشد. و در واقع یک ماشین حالت میباشد که تمام حالات ممکن را مدیریت میکند تا برنامه ما به بهترین صورت اجرا شود.

```
157
     spi command state machine: process (clk, rst n)
158
     begin
159
       if rst_n = '0' then
160
161
          command_signal <= (others => '0');
          address_signal <= (others => '0');
162
          data_signal <= (others => '0');
163
          mosi_data_valid_spi <= '0';
mosi_data_spi <= (others => '0');
164
165
          mosi_data_ack_spi_follower <= '0';
166
167
          cs_n_signal_follower <= '1';
168
169
170
        elsif rising edge(clk) then
171
          mosi data valid spi <= '0';
172
          master_slave_data_ack_out <= '0';
173
174
175
          case cur_spi_state is
176
177
          when SPI STATE WAIT =>
            mosi_data_ack_spi_follower <= '0';</pre>
178
            if (master_slave_data_rdy_in = '1') then command_signal <= command_in;
179
180
              address signal <= address in;
181
              data_signal <= master_slave_data_in;
182
183
            end if;
184
185
          when SPI STATE PAYLOAD
            if (mosi_data_ack_spi_follower /= mosi_data_ack_spi) then
186
              mosi_data_ack_spi_follower <= mosi_data_ack_spi;</pre>
187
188
189
              case data_select is
190
191
                   mosi_data_spi <= data_signal;
192
193
194
                  mosi_data_spi <= address_signal & data_signal;
195
196
                  mosi_data_spi <= command_signal & address_signal & data_signal;</pre>
197
198
199
                when "10" =>
200
                  mosi_data_spi <= command_signal & data_signal;</pre>
201
                when others =>
              end case;
202
```

```
203
             mosi_data_valid_spi <= '1';
204
205
            else
206
               mosi_data_valid_spi <= '0';</pre>
207
208
           when SPI STATE COMMAND DONE =>
209
210
             if (cs_n_signal_follower /= cs_n_signal) then
211
                cs_n_signal_follower <= cs_n_signal;</pre>
212
213
           when SPI STATE COMMAND DONE SIGNAL =>
214
215
216
       end if ;
218
     end process spi command state machine ;
219
```

پروسس فوق که پروسس اصلی این ماژول میباشد مربوط به اعمال دستوراتی است که در ابتدای برنامه داده میشود در این پروسس با توجه به دستورات داده شده تغییرات لازم اعمال شده است. به عنوان مثال دستورات می تواند به فرمت ۸ ، ۱۶ و یا ۲۴ بیتی داده شوند در این پروسس شکل دستورات ارسالی و خروجی حاصله از آن ها اعمال می شود.

```
221
     spi state output: process (cur spi state)
222 begin
223
224 command_busy_out <= '1';
225 command done <= '0';
226
227
    case cur spi state is
228
       when SPI STATE WAIT =>
229
         command_busy_out <= '0';
230
231
        when SPI_STATE_PAYLOAD =>
       when SPI_STATE_COMMAND_DONE =>
232
       when SPI_STATE_COMMAND_DONE_SIGNAL =>
233
         command done <= '1';
234
235
236
237 end case;
238
239 end process spi_state_output ;
```

پروسس فوق به این منظور است که در هر یک از استیت ها کدام سیگنال ها نیاز به فعال یا غیرفعالسازی دارند.

```
242 slave_master_data_out_handler : process(clk,rst_n)
243 begin
     if rst_n = '0' then
       miso_byte_ack_count <= to_unsigned(0,miso_byte_ack_count'length);
slave_master_data_ack_out_en <= '0';</pre>
245
246
247
        slave_master_data_ack_out <= '0';
248 elsif rising_edge(clk) then
249
          if (cur spi state = SPI STATE WAIT) then
250
          miso_byte_ack_count <= to_unsigned(0,miso_byte_ack_count'length);</pre>
251
          slave_master_data_ack_out_en <= '0';
252
          elsif ( miso_data_valid_spi = '1') then
253
          miso_byte_ack_count <= miso_byte_ack_count + 1;
254
255
256
257
        if(command_used_g = '1' and address_used_g = '1') then
258
         if ( miso_byte_ack_count = to_uns
                                                  ned(command_width_bits_g + address_width_bits_g,miso_byte_ack_count'length)) then
259
260
            slave_master_data_ack_out_en <= '1';
261
           end if;
262
        elsif(command used g = '1' and address used g = '0') then
         if ( miso byte_ack_count = to_unsigned(command_width_bits_g,miso_byte_ack_count'length)) then
    slave_master_data_ack_out_en <= '1';</pre>
263
264
           end if;
265
        end if:
266
```

```
267
268     if(command_used_g = '0' and address_used_g = '0') then
269     slave_master_data_ack_out_en <= '1';
271
272     if (slave_master_data_ack_out_en = '1') then
273     slave_master_data_ack_out <= miso_data_valid_spi;
274     end if;
275
276     end if;
277     end process slave_master_data_out_handler;
278
279
280     end Behavioral;</pre>
```

در پروسس پایانی با توجه به دستورات اعمال شده پاسخی که این آی سی به دستورات اعمال شده میدهد ساخته میشود.

به این ترتیب این فایل که وظیفه انجام دستورات ابتدایی را داشت، و در فایل اصلی در مرحله اول فعال میشد با شروع کار برنامه دستورات را ارسال میکند پاسخ آن را دریافت میکند و تغییرات لازم اعمال میشود. در ادامه هم برنامه در فایل اصلی به مراحل بعدی که منجر به بدست آمدن خروجی ۲۰ بیتی ADC میشود، میپردازد. در نهایت به ماژول آخر که همان SPI_Abstract است، پرداخته خواهد شد. این ماژول در واقع SPI را برای ما پیاده سازی میکند و ما به کمک این ماژول یک پروتکل SPI را خواهیم داشت . همانطور که در ابتدای توضیحات بیان شد، این پروژه یک فایل اصلی به نام AD4020 دارد این فایل یک ماژول زیر شاخه به نام SPI_Abstract دارد و این ماژول نیز یک ماژول زیر شاخه به نام SPI_Abstract دارد که ما ابتدا فایل

اصلی سپس ماژول مربوط به اعمال دستورات را تشریح کردیم اکنون این فایل که پیاده سازی شده پروتکل SPI می باشد را تشریح خواهیم کرد.

```
27 architecture Behavioral of spi abstract is
28
                spi state
29
30
        SPI WAIT,
31
32
        SPI_CS,
33
        SPI_SHIFT,
        SPI CSN DELAY,
34
        SPI_CSN
36
37
      signal cur_spi_state : spi_state;
38
                          : std_logic_vector(data_width-1 downto 0);
: std_logic := '0';
39
      signal read shift
40
      signal sclk_counter
      signal sclk_cpol_cpha_oop : std_logic := '0';
      signal sclk_cpol_cpha_ip : std_logic := '0';
42
                               :std_logic_vector(data_width-1 downto 0);
      signal send shift
43
      signal send shift next
                                  :std logic vector(data width-1 downto 0);
44
      signal mosi_data_valid_i_follower : std_logic;
45
46
      signal data read : std logic;
47
      signal data_read_follower : std_logic;
      signal new data : std logic;
                               :std logic;
      signal cs_n_signal
50
      signal mosi signal
      signal rd en : std logic;
51
      signal wr en : std logic;
52
      signal clk_off : std_logic;
53
54
      signal sclk en : std logic;
55
      signal reload : std_logic;
56
      signal bits_sent : unsigned(data_width-1 downto 0);
```

با توجه به این که Entity این فایل را در SPI_Command دیدیم یک راست به سراغ معماری رفتاری این فایل خواهیم رفت.

همانطور که مشاهده می کنید مانند ۲ ماژول قبل در این ماژول نیز از تعدادی استیت تعریف شده و در ادامه سیگنال هایی که به منظور اعمال تغییرات لازم در استیت های مختلف می باشند بیان شده اند.

```
58 begin
59
        mosi <= mosi signal;
60
        cs_n <= cs_n_signal;
61
62
63
    next_state : process(clk_off,rst_n)
64
    begin
       if rst n = '0' then
65
         cur_spi_state <= SPI_WAIT;
66
 67
         miso_data_valid_o <= '0';
 68
         data_read <= '0';
         reload <= '0';
 69
70
 71
         miso_data_o <= (others => '0');
 72
         bits_sent <= (others => '0');
73
74
       elsif rising edge(clk off) then
 75
76
         miso data valid o <= '0';
 77
78
         if (data read follower = '1' and data read ='1') then
79
           data read <= '0';
80
         end if;
81
         case cur spi state is
82
83
84
           when SPI WAIT =>
             if (new_data = '1') then
85
86
               cur_spi_state <= SPI_CS;
87
               data_read <= '1';
               reload <= '1';
89
             end if;
90
91
           when SPI CS =>
92
             reload <= '0';
93
           if (reload = '0') then
94
                 cur_spi_state <= SPI_SHIFT;
95
           end if;
96
97
98
           when SPI SHIFT =>
           reload <= '0';
99
           bits_sent <= bits_sent + 1;
100
101
102
             if (bits_sent = data_width-2 and new_data = '1') then
103
               reload <= '1';
104
105
             elsif (bits_sent = data_width-1 and new_data = '1') then
106
               cur_spi_state <= SPI_SHIFT;
               data_read <= '1';
107
108
               miso_data_valid_o <= '1';
109
110
               miso_data_o <= read_shift;
111
               bits sent <= to unsigned(0,bits sent'length);
112
113
             elsif (bits_sent = data_width-1 and new_data = '0') then
               miso_data_valid_o <= '1';
114
               miso_data_o <= read_shift;
115
116
               cur spi state <= SPI CSN DELAY;
               bits sent <= to unsigned(0,bits sent'length);</pre>
117
118
               cur_spi_state <= SPI_SHIFT;
119
             end if;
120
121
           when SPI CSN DELAY =>
122
             cur_spi_state <= SPI CSN;
123
```

```
124
125
126
           when SPI CSN =>
             reload <= '0':
127
             cur_spi_state <= SPI WAIT;
128
129
130
           end case;
131
         end if:
132
133
        end process;
```

در این پروسس به مدیریت استیت هایی که در ابتدا تعریف شده است پرداخته می شود. در واقع این پروسس مانند ماشین حالت عمل می کند و با توجه به سیگنالینگ های انجام شده و وضعیت فعلی وضعیت بعدی را مشخص می کند در این ماژول از آن جا که در حال پیاده سازی SPI هستیم استیت ها متناسب با وضعیت ورود و خروج دیتا به وسیله این پروتکل تعریف شده اند.

```
118 output_logic : process(rst_n,cur_spi_state,send_shift)
     if rst_n = '0' then
       rd_en <= '0';
121
       wr_en <= '0';
122
123
       cs_n_signal <= '1';
       sclk_en <= '0';
124
       mosi_signal <= '0';
125
126
       else
         case cur spi state is
127
           when SPI WAIT =>
128
             cs_n_signal <= '1';
129
             sclk_en <= '0';
130
             rd_en <= '0';
131
             wr_en <= '0';
132
             mosi_signal <= '0';
133
134
           when SPI_CS =>
135
             sclk_en <= '0';
136
             cs_n_signal <= '0';
137
             rd_en <= '0';
             wr_en <= '0';
138
139
             mosi signal <= '0';
           when SPI SHIFT =>
140
             mosi_signal <= send_shift(data_width-1);</pre>
141
             rd en <= '1';
142
             wr en <= '1';
143
             cs n signal <= '0';
144
             sclk_en <= '1';
145
            when SPI_CSN_DELAY =>
146
             mosi_signal <= '0';
147
             rd_en <= '0';
             wr_en <= '0';
149
150
             cs_n_signal <= '0';
151
             sclk_en <= '0';
            when SPI CSN =>
152
153
             mosi_signal <= '0';</pre>
154
             rd en <= '0';
             wr_en <= '0';
155
             cs_n_signal <= '1';
156
             sclk en <= '0';
157
            end case;
158
       end if;
159
160 end process;
```

در این پروسس با توجه به استیتی که در آن قرار داریم سیگنال های مربوط به خواند و نوشتن و کلاک و چیپ سلکت و دیتای ارسالی سیگنالینگ میشوند که در روند پیاده سازی پروتکل SPI استفاده میشوند.

```
163 rcv_MISO: process(clk_off,rst_n)
       if (rst n = '0') then
166
         read_shift <= (others => '0');
167
       elsif rising_edge(clk_off) then
            if(rd_en = '1') then
168
169
             read_shift(data_width-1 downto 0) <= read_shift(data_width-2 downto 0) & miso;</pre>
170
            end if;
       end if:
171
172 end process;
173
174
175 send MOSI: process(clk off,rst n)
176 begin
       if (rst n = '0') then
177
          send_shift <= (others => '0');
178
       elsif rising_edge(clk_off) then
         if (reload = '1') then
180
181
           send_shift <= send_shift_next;
182
             if (wr_en = '1') then
183
184
                   send_shift(data_width-1 downto 0) <= send_shift(data_width-2 downto 0) & '0';</pre>
185
             end if:
         end if:
186
       end if:
187
188 end process;
189
```

دو پروسس بعدی مربوط به دریافت و ارسال داده به وسیله پروتکل SPI میباشد همانطور که میدانیم دیتا چه برای ارسال و چه برای دریافت به وسیله این پروتکل بیت به بیت ارسال و دریافت میشود و در این دو پروسس نیز برای ارسال و دریافت آن از شیفت دادن بیت به بیت استفاده شده است.

```
191 mosi_data_valid_i_process: process(clk_off,rst_n)
192
    begin
       if (rst n = '0') then
193
194
195
       data_read_follower <= '0';
196
       mosi_data_valid_i_follower <= '0';</pre>
198
       new_data <= '0';
       mosi_data_ack_o <= '1';</pre>
199
200
       send_shift_next <= (others => '0');
201
       elsif clk'event and clk = '1' then
202
203
         if (mosi_data_valid_i_follower /= mosi_data_valid_i) then
204
             mosi_data_valid_i_follower <= mosi_data_valid_i;
205
            if (mosi_data_valid_i = '1') then
206
             send_shift_next <= mosi_data_i;
208
              new_data <= '1';
209
             mosi_data_ack_o <= '0';</pre>
210
            end if:
         elsif (data_read_follower /= data_read) then
211
           data read follower <= data read;
212
           if (data read = '1') then
213
           new data <= '0';
214
           mosi_data_ack_o <= '1';
215
           end if;
216
217
218
         end if;
219
       end if:
220 end process;
```

پروسس فوق برای دادن سیگنالینگ ولید بودن یا معتبر بودن داده دریافتی توسط این پروتکل میباشد. با توجه به دیتا استراکچری که این آی سی دارد به کمک این پروسس در زمانی که ۲۰ بیت به طور کامل و به طور صحیح دریافت شود سیگنالی داده میشود که نشان دهنده معتبر بودن این داده میباشد.


```
222
223 clk_off <= sclk_counter;
224
225 clock process: process(clk)
226 begin
       if rising_edge(clk) then
227
           sclk_counter <= not sclk_counter;
228
229
230 end process;
231
    sclk ip process: process(clk)
232
233 begin
       if rising_edge(clk) and sclk_en = '1' then
234
235
         sclk_cpol_cpha_ip <= not sclk_cpol_cpha_ip;</pre>
236
       end if;
     end process;
237
238
239 sclk_oop_process: process(clk)
240 begin
       if falling edge(clk) and sclk en = '1' then
241
           sclk_cpol_cpha_oop <= not sclk_cpol_cpha_oop;</pre>
242
       end if;
243
     end process;
244
245
246
247 nioop_clk: if (cpol_cpha = "00") generate
     sclk <= sclk_cpol_cpha_oop and sclk_en;</pre>
248
     end generate;
249
250
251 niip_clk: if (cpol_cpha = "01") generate
      sclk <= not sclk_cpol_cpha_ip and sclk_en;</pre>
252
253 end generate;
254
255 iip clk: if (cpol cpha = "11") generate
256
      sclk <= sclk_cpol_cpha_ip when sclk_en = '1' else '1';</pre>
257 end generate;
258
259 ioop_clk: if (cpol_cpha = "10") generate
     sclk <= not sclk_cpol_cpha_oop when sclk_en = '1' else '1';
260
261
262
263
264
265 end Behavioral;
```

در پایان نیز تعدادی پروسس که برای اعمال فاز های مختلف کلاکینگ در پروتکل SPI میباشد قرار داده شده است. در این آی سی از این قابلیت پروتکل SPI استفاده نشده بنابراین از بین این پروسس ها فقط پروسسی که کلاک عادی با فاز عادی تحویل می دهد استفاده می شود.


به این ترتیب هر ۳ فایل AD4020 و SPI_Command و SPI_Abstract به طور کامل تشریح شدند. اکنون به سراغ نتایج شبیه سازی و تطابق با خواسته های دیتا شیت خواهیم رفت.

۲)خروجی شبیه سازی:


ابتدا نمایی کلی از خروجی بدست آمده را مشاهده کرده سپس به بررسی دقیق تر بازه های زمانی آن پرداخته خواهد شد.



با شبیه سازی انجام شده نتیجه فوق بدست آمد که نشان دهنده پیاده سازی آی سی AD4020 می باشد. اکنون به بررسی بازه های زمانی به صورت دقیق تر پرداخته میشود.




همانطور که مشاهده می کنید در ابتدای برنامه ماژول SPI_Command و سپس spi_data_payload و cur_spi_state و سپس spi_state_wait و cur_spi_state و سپس spi_state_command_done و spi_state_command_done و در نهایت spi_command_done اعمال کرده است و spi_state_command_done و در نهایت mosi_data_spi اعمال کرده است. اگر ردیف خروجی متناسب با آن را در ردیف spi_init_load در لحظه ۲۲۵ نانو ثانیه دریافت کرده است. اگر ردیف مربوطه به spi_init_load و بغرمایید حدود ۲۰۰ نانو ثانیه کل برنامه در استیت spi_write_init_start بوده سپس از spi_write_init_start قرار گرفته که در این مدت کامند های لازم اعمال شده و در لحظه ۲۲۵ نانو ثانیه با اعمال شدن دستورات برنامه وارد استیت spi_write_busy شده است در نهایت در لحظه ۲۵۵ نانو ثانیه دستورات با اعمال نهایی دستورات برنامه وارد مرحله است در نهایت در لحظه ۲۵۵ نانو ثانیه دستورات با اعمال نهایی دستورات برنامه وارد مرحله



1THE CNV HIGH TIME MUST FOLLOW THE t_{CONV} SPECIFICATION TO GENERATE A VALID CONVERSION RESULT. 2THE SCK FALLING EDGE TO CNV RISING EDGE DELAY MUST FOLLOW THE t_{QUIET2} SPECIFICATION TO ENSURE SPECIFIED PERFORMANCE.

Figure 50. Register Write Timing Diagram

مطابق دیتا شیت نیز دقیقا در پاسخ ۱۶ بیتی که ۸ بیت ابتدایی آن ۱۰۰۱۰۱۰۰ است خروجی شامل این ۸ OV, SPAN, بیت و بیت های پاسخ به این ۱۶ بیت را دریافت کردیم. بیت های با ارزش کم همان , HIGHZ, TURBO یک بار دیگر برنامه را اجرا می کنیم خروجی مطابق شکل زیر می شود



همانطور که مشاهده می کنید بیت ۲ با ارزش کم که نشان دهنده TURBO می باشد ۱ شد بنابراین اعمال دستورات ابتدایی برنامه به درستی پیاده شده است.

در ادامه به بررسی خروجی ADC خواهیم پرداخت برای مقایسه بهتر با خروجی نشان داده شده در دیتاشیت در صفحه بعد به این مقایسه خواهیم پرداخت.

برای بهتر شدن امکان مقایسه خروجی بدست آمده با دیتاشیت جای ردیف ها تغییر کرد به این ترتیب ردیف های ad4030_data_out و ad4020_sclk_out و ad4030_data_out که در زیر هم قرار دارند به ترتیب همان ردیف هایی است که در ادامه در دیتاشیت مقایسه می کنید.






Figure 54. CS Mode, 3-Wire Turbo Mode Serial Interface Timing Diagram (Status Bits Not Shown)

همانطور که مشاهده میکنید دور سیگنال هایی از شبیه سازی انجام شده که در دیتاشیت آمده کادر کشیده شده و این شبیه سازی توانسته کاملا دقیق شکل موج این دیتاشیت را پیاده سازی کند.

همچنین دیلی های tquiet1, 2 نیز که هر کدام ۱۰۰ نانوثانیه در نظر گرفته شده بود، کاملا دقیق بدست آمده اند.

به این ترتیب این کد و شبیه سازی انجام شده توانست، به آنچه در دیتاشیت این آی سی تعریف شده بود برسد.