به نام خدا

عنوان درس

VHDL

عنوان پروژه راه اندازی پرتکل ارتباطی I2C (AD5622)

استاد

دکتر ستار میرزاکوچکی

<u>گردآورنده</u>

زهرا داورزني

زمستان ۱۴۰۱

ارتباط I2C پرتکل ارتباطی سریال از طریق دو سیم SDA و SDA است. انتقال دیتا از مستر به اسلیو و برعکس high و fast mode و standard mode در مد pread در مد SDA انجام می شود. I2C در سه مد standard و standard و standard و standard کاری در سرعت انتقال دیتا می باشد. فرکانس در speed mode کاری در سرعت انتقال دیتا می باشد. فرکانس در speed mode و در 400 khz ، fast mode و در standard می باشد. بررسی انجام شده در اینجا در مد standard می باشد. فرکانس در نظر گرفته شده برای 80 Mhz ، fpga می باشد.

در حالت دیفالت هر دو سیم SDA و SCl با مقاومتی پول اپ شده است و دارای مقدار ۱ هستند.

در ارتباط I2C زمانی که سطح ولتاژ کلاک ۱ است مقدار دیتا باید ثابت باشد زمانی که کلاک ۰ است دیتا می- تواند تغییر داشته باشد در واقع setup time یعنی زمانی که قبل از ۱ شدن کلاک I2C، دیتا موردنظر باید روی سیگنال SDA قرار بگیرد و hold time است یعنی زمانی که بعد از ۰ شدن کلاک، مقدار دیتا نباید تغییر کند. رعایت این نکته از اهمیت بالایی برخوردار است.


در دیتاشیت AD5622، مقدار ۲۵۰ setup time، ۱۵۰ نانو ثانیه است و ماکزیمم مقدار ۸۸5622، میکرو ثانیه و به و مینیمم مقدار ان ۰ میباشد. با توجه به اینکه کلاک 100 khz ،I2C و دوره تناوب ۱۰ میکروثانیه است و به hold و setup time ایجاد شده است و کاملا SDA_clk ،I2C در وسط کلاک SDA_clk ،I2C ایجاد شده است و کاملا time و به time رعایت شده است.

مستر برای اطلاع به اسلیو برای شروع انتقال دیتا باید به اسلیو سیگنال start ارسال کند و بعد از اتمام انتقال دیتا باید سیگنال stop را ارسال کند.

موارد مربوط به این سیگنالها تحت عنوان start condition و start condition در دیتاشیت مطرح شده است. start condition و start condition به این شکل است که زمانی که کلاک ۱ است اگر SDA از ۱ به تغییر پیدا کند یعنی سیگنال start را ارسال می کند در STiming diagram نشان دهنده سیگنال start است و اسلیوها باید اماده دریافت دیتا باشند پس از اتمام انتقال دیتا زمانی که کلاک ۱ است اگر SDA از ۰ به ۱ تغییر حالت بدهد stop condition اتفاق افتاده است در Timing diagram نشان دهنده سیگنال stop دیتا با اسلیو موردنظر به اتمام رسیده است. لازم به ذکر است که هر دو سیگنال stop را مستر ارسال می کند.

همانطور که در شکل زیر مشاهده میشود ابتدا start bit توسط مستر ارسال میشود بعد از ارسال start bit یک ادرس ۷ بیتی که شامل ادرس اسلیو میباشد از طرف مستر به اسلیو ارسال میشود. در بیت ۱۸م مستر، بیت

مربوط به تعیین مد read و write را ارسال میکند. اگر در مد write باشیم یعنی مستر بخواهد دیتا در اسلیو بنویسد بیت R/W باید \cdot باشد.



همانطور که در دیتاشیت تعیین شده است این ادرس بصورت "00011A0A1" میباشد. که مقادیر A0 و A1 در دیتاشیت مطابق جدولی تعیین می شود که در اینجا بصورت "00" درنظر گرفته شده است.

پس از دریافت ۸ بیت توسط اسلیو، اسلیو SDA را در کلاک ۱۹م، 0 می کند. این بیت acknowledge نام دارد. اینکار برای اطلاع به مستر است که اطلاعات به درستی دریافت شده است. بیت acknowledge باید توسط گیرنده ارسال شود و این بیت پس از هر بایت باید فرستاده شود. نکته قابل توجه دیگر این است که انتقال دیتا از بیت msb شروع می شود و با بیت lsb پایان می یابد.

همانطور که در کد و شبیه سازی مشاهده میشود بیت r/w صفر درنظر گرفته شده است که یعنی مستر در مد نوشتن است. بنابراین مد نوشتن در AD5622 بررسی می کنیم.




Figure 41. AD5622 Input Register Contents

۱۶ بیتی است یعنی در هر بار نوشتن یا خواندن بایستی ۱۶ بیت AD5622 شکل بالا نشان می دهد رجیستر است که این دو بیت PD1 و PD1 و PD1 و PD1 و PD1 و PD1 است که این دو بیت ثابت تابت PD1 و دو بیت PD1 و دو بیت PD1 در نظر شده است که به تعیین کننده مد عملکردی دیوایس می باشد.

در مد نوشتن waveform سیگنال بصورت زیر می باشد.




Figure 45. AD5622 Write Sequence

همانطور که در شکل بالا مشاهده می شود ارسال از بیت پرارزش رجیستر AD5622 اغاز می شود و بعد از ارسال SDA بیت، بیت اکنالج توسط گیرنده (AD5622) با صفر کردن SDA ارسال می شود سپس Λ بیت دوم ارسال می شود و سپس بیت اکنالج ارسال می شود.

در مد خواندن waveform سیگنال بصورت زیر می باشد.




Figure 48. AD5622 Read Sequence


همانطور که در شکل بالا مشاهده میشود اسلیو ابتدا دو بیت PD1 و PD2 را ارسال میکند که این دو بیت

"00" در نظر گرفته شده است که به معنای مد نرمال است و بعد از ارسال 9 بیت دیگر، بیت اکنالج توسط مستر ارسال 1 بیت دوم اغاز می شود. دو بیتی که در انتها ارسال می شود "00" است.


بعد از اتمام این ۸ بیت باید بیت اکنالج توسط مستر ارسال شود که در دیتاشیت بیان شده است این بیت no acknowledge نام دارد و د رکلاک ۱۹م، SDA از ۵ به 1 تغییر پیدا میکند و قبل از کلاک ۱۰م باید SDA صفر شود و در کلاک ۱۰م مجدد 1 شود.

اکنون به شبیه سازی و کد مربوط به راه اندازی این دیوایس میپردازیم.

نمای کلی از شبیه سازی در محیط ise در شکل زیر مشاهده می شود سپس به جزئیات ان پرداخته خواهد شد.



ابتدا طرح کلی از حالت هایی که در برنامه نویسی برای این دیوایس بکار برده شده است را بیان میکنیم.



مطابق طرح کلی نشان داده شده مستر انقدر در حالت ready میماند تا enable = 1 شود و استیت تغییر پیدا می کند.

در کد مربوطه ابتدا کتابخانه های استفاده شده را تعریف کرده.

سپس پورت های ورودی و خروجی تعریف شده است.

```
entity I2C_AD5622 is
12
       PORT (
             clk
                                          STD LOGIC;
                                                      -- Fpga clk = 80 MHz
13
                                          STD_LOGIC:
                                                       -- Fpga reset
             Reset
14
                               : IN
                                                       -- If Enable = '1' the i2c communication will be active and generate SCL
15
             Enable
                                          STD_LOGIC;
                                                       -- Define write mode or read mode if RW = 0, mode is write
16
             RW
                               : IN
                                          STD_LOGIC;
             RW CTL
                               : OUT
                                          STD LOGIC:
                                                       -- Define when we want to write or read if RW CTL = 0, mode is tansmit
17
18
                               : OUT
19
             SDA
                               : INOUT
                                          STD LOGIC
                                                       -- Data line for i2c
20
21
22 end I2C_AD5622;
```

سپس سیگنال های داخلی و متغییرهای مورد نیاز تعریف شده است.

```
architecture Behavioral of I2C AD5622 is
         -- I/O internal signal
25
        SIGNAL Enable Int
                                        : STD LOGIC
                                                             :='0';
        SIGNAL SCL Int
                                        : STD_LOGIC
: STD_LOGIC
                                                             :='0';
27
28
         SIGNAL RW_Int
                                                             :='0';
29
         SIGNAL RW CTL Int
                                        : STD LOGIC
                                                             :='0':
        SIGNAL Reset_Int
                                                             :='0';
30
                                        : STD LOGIC
         -- internal signal
         SIGNAL SCL_Ena
                                                                                                         -- Activate i2c clock when we want i2c
32
         SIGNAL SDA_clk
                                                             :='0';
                                                                                                         -- Clock for put data on SDA because setup time \epsilon
33
         SIGNAL SDA_clk_prv
                                        : STD_LOGIC
: STD LOGIC
                                                                                                        -- Creat risinge edge
-- Data that we want to transmit
34
                                                             :='0':
         SIGNAL Tx
35
         SIGNAL Address_RW
                                        : STD_LOGIC_VECTOR (7 DOWNTO 0)
                                                                                  :=(others=> '0'); -- Slave address & read and write bit
                                                                                  :=(others=> '0'); -- Data that recieve from slave
        SIGNAL Data Rx
                                                       VECTOR (7 DOWNTO 0)
37
        SIGNAL Data Rx 2
                                                                                  :=(others=> '0'); -- Data that recieve from slave
38
39
        SIGNAL Bit_counter
                                        : unsigned (2 DOWNTO 0) :=(others=> '1');
40
           - State Machine
        TYPE state_machine IS (ready, start, command, slave_ackl, wr_8bit_1, wr_8bit_2, rd_8bit_1, rd_8bit_2, slave_ack2, slave_ack3, sackl_del, sack2_del, sack3_del, master_ack1, master_ack1, master_ack2, mack1_del, mack2_del, stop);
42
44
        SIGNAL state : state machine
                                                   := ready;
         -- Constant
45
                                       : STD_LOGIC_VECTOR (6 DOWNTO 0)
: STD_LOGIC_VECTOR (7 DOWNTO 0)
: STD_LOGIC_VECTOR (7 DOWNTO 0)
        CONSTANT Address
                                                                                   := "0001111"; -- Slave address 00011 & A1A2(A1 = 1, A2 = 1 ---: := "00001101"; -- The fist 8 bit that should transmit on write mo
47
        CONSTANT Data_8bit_1
        CONSTANT Data_8bit_2
                                                                                   := "010101010"; -- The second 8 bit that we want to transmit (defir
```

نحوه ایجاد سیگنالهای SCL و ... در شکل زیر مشاهده می شود.

```
49 begin
50 SCL <= '0' when (SCL_Ena = '1' AND SCL_Int = '0') else '1'; -- Generate i2c clock
51 RW_CTL <= RW_CTL_Int;
52 SDA <= Tx when RW_CTL_Int = '0' else 'Z'; -- When master are on write mode (RW_CTL_Int = '0'), master transmit Tx on SDA of Reset_Int <= Reset;
```

در این بخش از کد پروسس حساس به کلاک مربوط به ایجاد SDA_clk مشاهده می شود.


```
Generate_SCL_SDA_clock: process(clk)
                                                         -- Generate SCL_clk and SDA_clk
55
                                                         -- SCL_clk = 100 KHz (standarde mode)
                                                         -- Master put data on SDA in Rising edge of SDA clk
57
58
59
           variable count : INTEGER RANGE 0 TO 800; -- Fpga clock is 80 MHz and generat on testbench
60
62
63
              IF(reset_Int = '0') THEN
64
                  count := 0;
65
              ELSIF(clk'EVENT AND clk = '1') THEN
                  SDA_clk_prv <= SDA_clk;
                                                    -- Detect rising edge of SDA_clk
67
                  IF(count = 799) THEN
                                                        - (Fpga clock = 80 MHz) / (SCL clock = 100 KHz) = 800 ---> count range is 0 to 799
69
70
                     count := 0:
71
72
                     count := count + 1;
                  END IF;
73
74
75
76
77
78
79
                  CASE count IS
                     WHEN 0 TO 199 =>
                        SCL_Int <= '0';
SDA_clk <= '0';
                     WHEN 200 TO 399 =>
81
                        SCL_Int <= '0';
SDA_clk <= '1';
83
84
85
                     WHEN 400 TO 599 =>
86
                         SCL Int <= '1';
                        SDA_clk <= 'l';
88
                     WHEN OTHERS =>
90
                        SCL_Int <= '1';
SDA_clk <= '0';
93
```

شکل زیر شبیه سازی مربوط به SDA_clk و SCL را نشان میدهد. مشاهده می شود لبه ی باالا رونده SCL در وسط SDA_clk قرار دارد. در لبه بالارونده SDA_clk دیتا روی SDA قرار می گیرد به همین دلیل ایجاد SDA_clk از اهمیت بالایی برخوردار است.

END CASE:

END IF; END PROCESS:

95 96



پروسس بعدی کد در ارتباط با انتقال و دریافت دیتا میباشد.

```
99
         Data_Transmiting_Recieving: process(clk)
100
         begin
101
            IF (reset_Int = '0') THEN
102
103
104
               state
                           <= readv;
               Enable_Int <= '0';
RW CTL Int <= '0';
105
106
               RW_CTL_Int
                               <= (others => '1');
107
               Bit counter
                               <= (others => '0');
109
            ELSIF (clk'EVENT AND clk = '1') THEN -- Rising edge of fpga clock
110
111
               Enable Int <= Enable;</pre>
112
113
               RW_Int
                            <= RW:
```

همانطور که در تصویر بالا مشاهده می شود در صورت ریست کردن مقادیر سیگنال ها به مقادیر اولیه برمی گردد که جلوتر در شبیه سازی کد این موضوع مشاهده می شود.

وضعیت استیتها در تصاویر زیر مشاهده می شود.

```
IF (SDA_clk_prv = '0' AND SDA_clk = '1') THEN -- Rising edge of SDA_clk
117
118
119
                      CASE state IS
120
 121
                          WHEN ready =>
                                                                            -- master/fpga waits on ready state unitl Enable = 1
122
                                                <= '0'; -- If Enable = 1, master wants to write start bit and address bits on slav
<= (others => '1'); -- Bit_counter = 111 (7 in decimal)
<= (others => '0'); -- Data_Rx = "00000000"
                              RW CTL Int
124
                              Bit counter
125
 126
                              IF (Enable_Int = '1') THEN
 127
 128
                                 state
                                                <= start;
129
                                                                            -- creat start bit(start bit = SDA becomes low when SCL is high)
 130
                                 Address_RW <= Address & RW_Int; -- put sddress slave with bit write or bit read in Address_RW
131
132
133
                              FLSE
134
                                                <= ready;
<= '1';
 135
                                 state
                                                                            -- If Enable = 0 master/fpga waits on ready state
                                 Tx <= '1'; -- SDA is pull up normally and because master does not want to write Tx = Address_RW <= (others => '0'); -- Address_RW = "00000000" because i2c communication is not active and the
136
138
139
```

```
WHEN start =>
141
142
143
                          state
                                           <= command;
144
                          RW CTL Int
                                                                   -- Because master wants to write start bit and address bits on slave
                                           <= Address_RW (to_integer (Bit_counter)); -- Put the eighth bit of Address_RW on Tx and should I
                                           <= Bit_counter - 1; -- Bit_counter = 110
                          Bit counter
146
147
148
149
                                           <= (others => '0'); -- Data_Rx = "000000000"
                          Data Rx
150
                      WHEN command =>
                                                                   -- Master waits until Bit_counter = 0 and after that state change to slave
151
                          RW_CTL_Int
                                          <= '0';
                                           <= Address_RW (to_integer (Bit_counter));
153
                                          <= Address_RW;
154
                          Address_RW
155
                                          <= (others => '0'); -- Data_Rx = "00000000"
156
                          IF (Bit_counter = 0) THEN
158
                             state <= slave_ackl; -- when the all 8 bit send, slave should send acknowledge to master
Bit_counter <= (others => '1'); -- Bit_counter = 111 (7 in decimal)
159
160
161
162
163
                             state <= command;
Bit_counter <= Bit_counter - 1;</pre>
165
166
                          END IF:
```

```
WHEN slave_ack1 =>
170
                                          <= sackl_del;
                                                                        -- In 9th clock we should see acknowledde so in 8th clock change the state
172
173
                                             <= '1';
<= '1';
                                                                        -- Because slave wants to write acknowledge bit on ADS line that means mas -- Set acknowledge bit on sda by reciever(here by testbench)
                            RW_CTL_Int
                            Tx
174
                           Bit counter
                                             <= (others => '1');
                                                                       -- Bit_counter = 111 (7 in decimal)
                                              <= Address RW;
175
                           Address RW
                           Data_Rx
                                              <= (others => '0'); -- Data_Rx = "000000000"
```

```
178
                        WHEN sackl_del =>
                                                                      -- On this state acknowledge bit has seen by master
 179
                           Bit counter <= Bit counter - 1;
 180
                           Address_RW <= Address_RW;
 182
                           IF (Address_RW(0) = '0') THEN
                                                                     -- If Address_RW(0) = 0, mode is write
 183
 184
 185
                                            <= wr_8bit_1;
                                             <= '0';
 186
                              RW_CTL_Int
                                                                      -- Mode is write
                                               <= '0'; -- Mode IS wille
<= Data_Sbit_1 (to_integer (Bit_counter)); -- Write the first bit on sda when RW_CTL_Int = 0
<= (others => '0'); -- Data_Rx = "00000000"
 187
 188
                              Data_Rx
 189
                                                                       -- If Address_RW(0) = 1, mode is read
 190
 191
                              192
 193
                                                                      -- Mode is read
                                                                       -- Master reads data from SDA line (here from testbench)
 194
                              Data Rx (to_integer (Bit_counter)) <= SDA; -- Read the first bit from SDA line when RW_CTL_Int = 1 slave to
 195
 196
                           END IF:
197
                        WHEN wr_8bit_1 =>
199
                                                                       -- Write the first 8 bits on slave
 200
                           RW_CTL_Int
                                            <= '0':
 201
                                                                       -- Mode is write
                                            <= Data_8bit_1 (to_integer (Bit_counter)); -- Put data on SDA line
 202
 203
                            Address_RW
                                            <= Address_RW;
                                            <= (others => '0');
                                                                      -- Data Rx = "00000000"
 204
                           Data Rx
                           IF (Bit_counter = 0) THEN
 206
 207
                              state <= slave_ack2; -- when the all 8 bits send, slave should send acknowledge to master
Bit_counter <= (others => 'l'); -- Bit_counter = lll (7 in decimal)
 208
 209
 211
 212
 213
                              state <= wr_8bit_1;
Bit_counter <= Bit_counter - 1;</pre>
                                                                       -- If Bit_counter \= 0, stay on wr_8bit_1 state
 214
 215
                           END IF;
 216
 217
                       WHEN slave_ack2 =>
218
219
                           state
                                        <= sack2 del;
                                                                      -- State changes to sack2 del
                                          <= '1';
<= '1';
                           RW CTL Int
                                                                       -- Mode is read
 221
 222
                           Bit counter
                                            <= (others => '1'); -- Bit_counter = 111 (7 in decimal)
 223
                                            <= Address_RW;
<= (others => '0');
 224
                           Address_RW
                                                                      -- Data Rx = "00000000"
 225
                           Data_Rx
 226
 227
                        WHEN sack2_del =>
 228
                                        <= wr_8bit_2;
                                                                       -- State changes to wr_8bit_2 because master wants to write the second 8
                           State <= wronner_s

Bit_counter <= Bit_counter - 1;

RW_CTL_Int <= '0'; -- Mode is write

Tx <= Data_8bit_2 (to_integer (Bit_counter)); -- Put data on SDA line

Data_Rx <= (others => '0'); -- Data_Rx = "000000000"
 230
 231
 232
 233
234
235
                        WHEN wr_8bit_2 =>
                                                                       -- Write the second 8 bits on slave
 236
 237
                           RW_CTL_Int
                                            <= '0';
                                            <= Data_8bit_2 (to_integer (Bit_counter));
<= Address_RW;</pre>
 238
                           Address_RW
 239
                                            <= (others => '0'); -- Data_Rx = "000000000"
 240
                           Data_Rx
 241
 242
                           IF (Bit_counter = 0) THEN
                              state <= slave_ack3; -- when the all 8 bits send, slave
Bit_counter <= (others => '1'); -- Bit_counter = 111 (7 in decimal)
 243
                                                                      -- when the all 8 bits send, slave should send acknowledge to master
 244
 245
 246
                                            <= wr 8bit 2;
                                                                       -- If Bit counter \= 0, stav on wr 8bit 1 state
                               state
 248
                              Bit_counter <= Bit_counter - 1;</pre>
 249
 250
                           END IF:
 251
```

10


```
WHEN slave_ack3 =>
254
                                         <= sack3 del;
                                                                          - State changes to sack3 del
255
                           state
                           RW_CTL_Int
                                                                        -- Mode is read
257
                           Tx
                                                                        -- Bit_counter = 111 (7 in decimal)
                                             <= Address RW;
259
                           Address RW
                                             <= (others => '0');
                                                                        -- Data_Rx = "00000000"
260
                           Data_Rx
                        WHEN sack3_del =>
262
                           Bit counter <= Bit counter - 1;
264
265
                                            <= (others => '0');
                                                                        -- Data_Rx = "00000000"
266
267
                           IF (Enable_Int = '1') THEN
                                                                        -- If Enable_Int = 1 communication
268
                              Address RW <= Address & RW Int;
269
270
                              IF (Address_RW = Address & RW_Int) THEN
271
                                  state <= wr_8bit_1; -- Stay on wr_8bit_1 state
RW_CTL_Int <= '0'; -- Mode is write
Tx <= Data_8bit_1 (to_integer (Bit_counter));</pre>
273
274
                                                                        -- Stay on wr_8bit_1 state
275
276
278
                               ELSE
278
280
                                   state
                                                 <= start;
                                                                        -- State changes to start
                                                 <= '1';
<= '1';
281
                                  RW_CTL_Int
                                                                        -- Mode is read
282
                                  Bit_counter <= (others => '1'); -- Bit_counter = 111 (7 in decimal)
283
                               END IF;
285
286
287
                           ELSE
                                                                        -- If Enable_Int \= 1, State changes to stop
288
289
                                                                      -- Bit_counter = 111 (7 in decimal)
-- Address_RW = "00000000"
-- Data_Rx = "00000000"
                               Bit counter <= (others => 'l');
290
                              Address_RW <= (others => '0');
Data_Rx <= (others => '0');
292
293
                           END IF:
```

اکنون به بررسی کدهایی که نشان داده شد در شبیه سازی میپردازیم.




در تصویر بالا مشاهده می شود تا زمانی که condotable = 0 است مستر در استیت ready منتظر مانده است. مشاهده می شود در استیت condotable = 0 صفر شده است که نشان دهنده ارسال condotable = 0 می باشد. سپس مستر

ادرس به همراه بیت r/w را روی SDA قرار داده است و سپس اسلیو بیت اکنالج را ارسال کرده است و چون بیت کم ارزش address_rw است پس مستر در مد نوشتن می رود.



در شکل بالا مشاهده می شود در مد نوشتن، مستر ۸ بیت اول را به اسلیو ارسال می کند که این ۸ بیت در شکل بالا مشاهده می شود سپس اسلیو بیت اکنالج را روی SDA قرار می دهد. همانطور که تصویر زیر مشاهده می شود سپس مستر ۸ بیت دوم یعنی data_8bit_2 را به اسلیو ارسال می کند و اسلیو مجدد بعد از دریافت ۸ بیت دوم بیت اکنالج ارسال می کند.



چون enable = 0 یعنی مستر نمیخواهد به نوشتن ادامه دهد، stop bit توسط مستر به اسلیو ارسال شده است که به معنای یایان ارتباط با اسلیو است.

مجدد در تست بنچ در زمان 417480 ns برای تست حالت خواندن، 1 = enable شده است. این بار می خواهیم مد خواندن را بررسی کنیم. ابتدا کد مربوط به مد خواندن را تصاویر بعدی مشاهده می کنید.

```
WHEN rd 8bit 1 =>
296
                                                                 -- Read the first 8 bits on slave
                                         <= '1':
298
                         RW_CTL_Int
                                                                 -- when we want recive data or read data from slave
                                                                 -- set data from testbench
299
                         Address RW
                                         <= Address_RW;
                         Data_Rx (to_integer (Bit_counter)) <= SDA; --Data that master reads from slave store in Data_Rx
301
                         IF (Bit counter = 0) THEN
303
304
                            state <= master_ackl;
Bit_counter <= (others => '1');
305
                                                                 -- State changes to master ackl
                                                                 -- Bit_counter = 111 (7 in decimal)
306
307
308
310
                            state
                                        <= rd 8bit 1;
                                                                 -- If Bit counter \= 0, stay on rd 8bit 1
                            Bit_counter <= Bit_counter - 1;</pre>
311
312
                         END IF;
313
                     WHEN master ackl =>
315
317
                                      <= mackl del;
                                         <= '0';
<= '0';
318
                         RW_CTL_Int
319
                         Tx
                                                                 -- SDA line becomes low by master because of acknowledge bit
                         Bit_counter
                                         <= (others => '1');
                                                                 -- Bit_counter = 111 (7 in decimal)
320
                         Address_RW
                                         <= Address_RW;
                                         <= Data_Rx;
322
                         Data Rx
324
                     WHEN mack1 del =>
325
                         326
                                                                 -- State changes to rd_8bit_2 because master wants to read the second 8 %
327
                                                                 -- Mode is read
329
                         Data_Rx_2 (to_integer (Bit_counter)) <= SDA;</pre>
330
331
                     WHEN rd_8bit_2 =>
332
                                         <= '1';
                         RW_CTL_Int
334
                                                                  -- when we want recive data or read data from slave
                                                                 -- set data from test bench
335
                                         <= Address_RW;
                         Address RW
336
                         Data_Rx_2 (to_integer (Bit_counter)) <= SDA; -- Data that master reads from slave store in Data_Rx_2
337
339
                         IF (Bit counter = 0) THEN
340
                            state <= master_ack2;
Bit_counter <= (others => '1');
                                                                 -- State changes to master_ack2
-- Bit_counter = 111 (7 in decimal)
341
342
343
344
                                        <= rd 8bit 2;
346
                            state
                                                                 -- If Bit counter \= 0, stay on rd 8bit 2
                            Bit_counter <= Bit_counter - 1;</pre>
347
348
349
                     WHEN master ack2 =>
351
352
353
                         state
                                     <= mack2_del;
                                        <= '0';
<= '1';
                         RW_CTL_Int
                                                                 -- Mode is write beacause master wants to creat acknowledge
354
                                                                 -- SDA line becomes high by master because of no acknowledge bit (refer t -- Bit_counter = 111 (7 in decimal)
                         Tx
                                         <= (others => '1');
                         Bit counter
356
                         Address_RW
                                         <= Address_RW;
358
                         Data_Rx
                                         <= Data_Rx;
                         Data Rx 2
                                         <= Data Rx 2;
359
```

```
361
                      WHEN mack2_del =>
 362
                                        <= (others => '0'); -- Data_Rx = "000000000"
 364
                          IF (Enable_Int = '1') THEN
 365
 366
                            Address_RW <= Address & RW_Int;
 367
                             IF (Address RW = Address & RW Int) THEN
 369
                                state <= rd_8bit_1;


RW_CTL_Int <= '1';

Tx <= '1';
                                                                   -- Stay on rd 8bit 1 state
 371
 372
 373
                                Bit_counter <= Bit_counter - 1;
Data_Rx (to_integer (Bit_counter)) <= SDA;
 374
 375
 376
 378
 379
                                state
                                            <= start;
 380
                                RW_CTL_Int
                                                                  -- Mode is write because master wants send start bit
-- SDA line becomes low by master because of start bit
 381
                                383
 384
 385
                             END IF:
 386
```


```
388
                                                                                            -- If Enable Int \= 1, State changes to stop
389
                                       state <= stop;
390
                                        RW_CTL_Int
                                                                                            -- Mode is write because send stop bit by master(reciever)
391
                                       Tx <= '0'; --- As mentioned in datasheet SDA line should become low between no acknow
Bit_counter <= (others => '1'); --- Bit_counter = 111 (7 in decimal)
Address_RW <= (others => '0'); --- Address_RW = "00000000"
Data_Rx <= (others => '0'); --- Data_Rx = "00000000"
393
395
396
397
                                   END IF;
398
                              WHEN stop =>
400
401
                                   Bit_counter <= (others => '1');
Address_RW <= (others => '0');
402
                                                                                           -- Bit_counter = 111 (7 in decimal)
-- Address_RW = "00000000"
403
                                                                                         -- Data_Rx = "000000000"
404
                                   Data_Rx
                                                         <= (others => '0');
405
                          END CASE;
```

```
ELSIF (SDA_clk_prv = '1' AND SDA_clk = '0') THEN -- falling edge SDA_clk
408
409
                     CASE state IS
410
                        WHEN start =>
412
413
                            IF (SCL_Ena = '0') THEN
    SCL Ena <= '1';</pre>
414
                                                                          -- allow to generate SCL clk
415
416
417
418
419
                               NULL:
420
                            END IF;
421
422
                        WHEN stop =>
423
                            SCL Ena <= '0';
                                                                          -- will not generte SCLC clk
425
                                                                          -- Mode is write because master wants to write stop bit on sda
-- Set 1 on sda because of stop bit (stop bit = SDA becomes high when SCI
                                           <= '0';
426
                                              <= '1';
427
428
                        WHEN OTHERS =>
430
432
                    END CASE;
433
                END IF;
             END IF:
435
```


اکنون به بررسی کدهایی که نشان داده شد در شبیه سازی می پردازیم.



مشاهده می شود در استیت SDA ، start صفر شده است که نشان دهنده ارسال start bit می باشد. سپس مستر ادرس به همراه بیت ۱/۳ را روی SDA قرار داده است و سپس اسلیو بیت اکنالج را ارسال کرده است و چون بیت کم ارزش address_rw ۱ است پس مستر در مد خواندن می رود.




در مد خواندن باید از تست بنچ به SDA مقدار داده شود که در تست بنچ گفته شده است که مقدار 0 به مستر ارسال شود. همانطور که در شکل بالا مشاهده می شود مستر λ تا λ خوانده در واقع اسلیو λ تا صفر روی SDA ارسال شود. همانطور که در شکل بالا مشاهده می شود مستر λ تا λ بیت دوم می کند.



همانطور که مشاهده می شود مستر ۸ بیت دوم را نیز خوانده است و مستر باید بیت اکنالج و سپس چون stop bit مثاوت از قبل خواهد بود. در دیتا شیت stop bit باید enable = 0 را ارسال کند. در اینجا ارسال بیت اکنالج متفاوت از قبل خواهد بود. در دیتا شیت بیان شده است، مستر برای ارسال بیت اکنالج باید stop را 1 کند سپس قبل از کلاک بعدی stop مجدد stop bit را 1 کند که این موضوع به خوبی در شبیه سازی مشاهده می شود.

برای تست حالتی که eset = 0 می شود در تست بنچ بیان شده است در زمان eset = 0 می شود در تست بنچ بیان شده است در زمان eset = 0 می شود که با صفر شدن ریست همه سیگنالها به مقادیر اولیه باز می گردد.



کد مربوط به تست بنچ در تصاویر زیر مشاهده میشود.

```
2 LIBRARY ieee;
  3 USE ieee.std_logic_l164.ALL;
4 use IEEE.NUMERIC_STD.ALL;
 6 ENTITY I2C TB IS
7 END 12C TF
      END I2C_TB;
   9 ARCHITECTURE behavior OF I2C_TB IS
 10
           -- Component Declaration for the Unit Under Test (UUT)
 11
 12
            COMPONENT I2C_AD5622
 13
                 clk: IN std_logic;
Reset: IN std_logic;
Enable: IN std_logic;
RW: IN std_logic;
RW: IN std_logic;
RW_CTL: OUT std_logic;
SCL: OUT std_logic;
SDA: INOUT std_logic
 15
 16
 17
18
 19
 20
 22
 23
           END COMPONENT:
 24
26
         --Inputs
        signal clk : std_logic := '0';
signal Reset : std_logic := '0';
signal Enable : std_logic := '0';
27
28
29
30
         signal RW : std_logic := '0';
31
32
        --BiDirs
        signal SDA : std_logic;
33
34
35
36
         --Outputs
37
         signal SCL : std_logic;
38
39
        signal RW_CTL : std_logic := '0';
40
        -- Clock period definitions
        constant clk_period : time := 12.5 ns;
41
42
43 BEGIN
          -- Instantiate the Unit Under Test (UUT)
 45
         uut: I2C_AD5622 PORT MAP (
 46
                  clk => clk,
Reset => Reset,
Enable => Enable,
RW => RW,
 47
 48
 50
                  RW_CTL => RW_CTL,
 51
 52
                  SCL => SCL,
 53
                  SDA => SDA
 54
               );
 55
          -- Clock process definitions
 57
          clk_process :process
 58
         begin
           clk <= '0';
 59
            wait for clk_period/2;
clk <= 'l';</pre>
 60
 61
              wait for clk_period/2;
 62
          end process;
 64
          -- Enable Generator
 65
          process
 67
68
         begin
            Enable <= '0', '1' after 34719 ns, '0' after 63057 ns, '1' after 417480 ns, '0' after 500480 ns;
 69
70
             wait;
         end process;
 71
          -- RW Generator
 72
 73
 74
75
         begin
          RW <= '0', '1' after 312520 ns, '0' after 502125 ns;
 76
77
             wait;
         end process;
 78
          -- SDA Generator
 79
 80
         SDA <= 'Z' WHEN RW_CTL = '0' ELSE '0';
 81
         -- Reset
Reset <= '1', '0' after 873000 ns;
 82
 83
 84
```

17

کد و شبیه سازی مربوط به پروژه در فایل I2C_AD5622 قرار دارد.
ک و سبیه ساری شربوت به پروره در خین ۱۷۵ <u>۰ می ۱۷</u> ۳۰ در - در - در
18