

دانشکده مهندسی مهندسی برق

راه اندازی فرکانس سینتی سایزر FPGA به وسیله LMX2531

استاد مربوطه: دکتر میرزاکوچکی

دانشجو: سید سعید رضوی ظریفی پسند ۴۰۱۶۱۱۸۵۴



فهرست مطالب

1	فصل ۱: مقدمه
۲	١-١- مقدمه
٣	فصل ۲: ای سی LMX2531
*	
k	
Δ	
<i>9</i>	۴-۲- برقراری ارتباط و پیکربندی
1.	فصل ۳: طراحی ماژول ارسال داده
11	
17	
17"	٣-٣- طراحي ماژول
14	فصل ۴: پیاده سازی
١۵	١-۴- مقدمه
	١-۴- مقدمه
١۵	١-۴- مقدمه
١۵	١-۴- مقدمه
16	۱-۴- مقدمه
14	۱-۴- مقدمه
1A 19	ا-۴- مقدمه
1A	ا-۴- مقدمه
1A	ا-۴- مقدمه

فهرست اشكال

۴	شکل (۲-۱) Fractional N PLL با مودلاتور دلتا-سیگما
	شكل (٢-٢) بلوك دياگرام LMX2531
Δ	شکل (۳–۲)پیکربندی پایه های قطعه
Υ	شکل (۴-۲) نحوه عملکرد پین ها جهت انتقال داده
Λ	شکل (۵–۲)ساختار رجیستر
١٣	شکل (۱-۳) ماژول طراحی شده
18	شکل (۱-۴)بخشی از کد-۱
١٧	شکل (۲-۴) بخشی از کد-۲
١٧	شکل (۳–۴) بخشی از کد-۳
١٧	شکل (۴-۴) بخشی از کد-۴
١٧	شکل (۵-۴) بخشی از کد-۵
	شکل (۱-۵) بخشی از کد شبیه سازی-۱
۲٠	شکل (۲-۵) بخشی از کد شبیه سازی-۲
	شکل (۳–۵) بخشی از کد شبیه سازی–۳
71	شکل (۴–۵) شبیه سازی
	شکل (۵–۵) زمانبندی شبیه سازی

فهرست جداول

۶	ندول (۱-۲) توضیح پین های کنترلی
٧	یدول (۲-۲) MICROWIRE Timing Requirements (۲-۲)
٨	یدول (۳−۲) توالی مقداردهی اولیه به رجیسترها
٩	ىدول (٢-۴) تمامى بيت هاى قابل برنامه ريزى رجسيتر ها

فصل 1:

١-١- مقدمه

سیستم سینتی سایزر فرکانس سیستم با فیدبکی است که قادر است با استفاده از یک مرجع ثابت و کاملا پا یدار، فرکانسهای متعددی را در یک حلقه قفل شده فاز تامین نماید. سینتی سایزر برای تولید نو سان دل خواه از یک نوسانساز توسانساز توسانساز توسانسی می تواند نوسانسی می تواند نوسانهایی با فرکانس مطلوب را بر اساس سیگنال مرجع به صورت دقیق و قفل شده تولید کند. سینتی سایزرها برای تولید نوسانات تک فرکانس قابل تنظیم یا مجموعه ای از نوسانات ترکیب شده به کار می روند. این مدارات ا مروزه در وسایل الکترونیکی زیادی از قبیل انواع گیرنده ها و فرستنده های رادیویی، سیستم های رادیویی ماهواره ای و جی پی اس و تجهیزات صوتی دیجیتال استفاده می شوند.

¹ Frequency Synthesizer System

² Phase-Locked Loop


³ Oscillator

فصل ۲:

ای سیLMX2531

۱-۲- مقدمه

LMX2531 یک ای سی سینتی سایزر فرکانس، با کارایی بالا و کم مصرف می با شد که از مودلا تور دلتا- سیگما و ولتاژ کنترل اسیلاتور استفاده میکند



شكل (۲-۱) -Fractional N PLL با مودلاتور دلتا-سيگما

همچنین این ای سی شامل رگولاتور های ولتاژ با افت اندک † با دقت بالا و بسیار کم نویز برای بخش های PLL و میباشد که موجب مصونیت در برابر نویز می شود VCO

جهت برقراری ارتباط و برنامه ریزی این قطعه از پروتکل 3-wire MICROWIRE استفاده میشود.

۲-۲- ویژگی های قطعه

- فركانس خروجي از 553MHz تا 3132 MHz
 - Fractional N PLL با مودلاتور دلتا-سیگما
 - قابلیت برنامه ریزی
 - FastLock/Cycle Slip Reduction •
- Partially Integrated, Adjustable Loop Filter
 - Integrated Tank Inductor
 - Low Phase Noise


¹ IC

² Delta-Sigma Modulator


³ VOC

⁴ Low-Dropout Regulator

۲-۳- بلوک دیاگرام



شكل (۲-۲) بلوك دياگرام داخلي LMX2531



شکل (۳-۲) پیکربندی پایه های قطعه

۲-۴- برقراری ارتباط و پیکربندی

برقراری ارتباط با قطعه توسط پروتکل MICROWIRE انجام می شود که یک نوع رابط سریال 7 سیمه با سرعت 7 مگابیت بر ثانیه است و زیرمجموعه ای از رابط 8 می با شد، MICROWIRE در وا قع یک پورت 7 ورودی 7 رودی سریال است.

کنترل ای سی از طریق پایه های LE, CLK, DATA انجام میشود که شرح آن به صورت ذیل می باشد:

DATA	Ì	MICROWIRE serial data input. High impedance CMOS input. This pin must not exceed 2.75V. Data is clocked in MSB first. The last bits clocked in form the control or register select bits.
CLK	1	MICROWIRE clock input. High impedance CMOS input. This pin must not exceed 2.75V. Data is clocked into the shift register on the rising edge.
LE	1	MICROWIRE Latch Enable input. High impedance CMOS input. This pin must not exceed 2.75V. Data stored in the shift register is loaded into the selected latch register when LE goes HIGH.

فرمول محاسبه فرکانس خروجی این ای سی به شرح زیر است: $f_{VCO} = f_{PD} \times N = f_{OSCin} \times N/R$

$$N = N_{Integer} + N_{Fractional}$$

که در آن f_{oscin} فرکانس کریستال خارجی * ، R ضریب تقسیم فرکانسی $^{\circ}$ که مقادیر مناسب آن می تواند ۱-۲-۴-R و ۳۲ باشد.

¹ Protocol

² Serial

³ Port


⁴ External Crystal

⁵ Frequency division coefficient

۱-۴-۱- الزامات زمانبندی انتقال اطلاعات

MICROWIRE Timing Requirements	(7-7)	جدول (
-------------------------------	-------	--------

		MIN	NOM	MAX	UNIT
t _{CS}	Data to Clock Set-Up Time	25			ns
t _{CH}	Data to Clock Hold Time	20			ns
t _{cwh}	Clock Pulse Width High	25			ns
t _{CWL}	Clock Pulse Width Low	25			ns
t _{ES}	Clock to Enable Set-Up Time	25			ns
t _{CES}	Enable to Clock Set-Up Time	25			ns
t _{EWH}	Enable Pulse Width High	25			ns



شکل (۲-۴) - نحوه عملکرد پین ها جهت انتقال داده ها

۲-۴-۲ برنامه ریزی

برای کنترل عملکرد این ای سی از ۱۱ رجی ستر $^{\prime}$ ۲۴ بی تی آن ا ستفاده می شود. این قطعه در واقع دارای ۱۴ رجیستر میباشد که رجیستر های R13 و R13 به صورت پنهان جوده و غیر قابل دستر سی برای کاربر هستند.

شیفت رجیستر ۲۴ بیتی برای برنامه ریزی غیر مستقیم رجیستر استفاده می شود. شیفت رجی ستر از یک بخش داده و یک بخش آدرس تشکیل شده است.

برای انتقال داده پایه LE باید Low باشد تا داده های سریال بر روی L بالارو نده کلاک در شیفت رجی ستر منتقل می شوند (داده ها به صورت MSB برنامه ریزی می شوند).

¹ Register

² Shift Register

³ Clock

۳-۴-۳ رجیسترها

نحوه قرارگیری داده ها داخل رجیستر به صورت زیر است:

DATA[19:0]													CONTROL[3:0]										
MSB																							LSB
D19	D18	D17	D16	D15	D14	D13	D12	D11	D10	D 9	D 8	D 7	D 6	D 5	D 4	D 3	D 2	D 1	D 0	C 3	C 2	C 1	C0

شکل (۵-۲) -ساختار رجیستر

چهار بیت آخر این رجیستر ، بخش آدرس را تشکیل می د هد (CTRL[3:0] ، که برای تعیین آدرس رجیستر داخلی استفاده می شود. ۲۰ بیت باقیمانده بخش داده را تشکیل می دهند.[19:0] DATA .

جهت راه اندازی ای سی ، توالی برنامه ریزی رجیستر ها باید رعایت شود و ترتیب آن به صورت زیر است

ها	رجيستر	اولیه به	دھے	ی مقدار	ا توال	(۲-۳)	جدول (

REG.	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
										DATA	[19:0]									СЗ	C2	C1	CO
R5 INIT1	1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0										0	1	0	1										
R5 INIT2	1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0										0	1	0	1										
R5	1	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	0	1	0	1
R12		Program R12 as shown in the complete register map.															1	1	0	0				
R9	Program R9 as shown in the complete register map.													1	0	0	1							
R8	See individual section for Register R8 programming information. Programming of this register is necessary under specific circumstances.												1	0	0	0								
R7					See	individ	dual s	ection	n for F	Regis	ter R7	prog	ramm	ning ir	nforma	ation.					0	1	1	1
R6					See	individ	dual s	ection	n for F	Regis	ter Re	prog	ramm	ning ir	nforma	ation.					0	1	1	0
R4															nforma k is u						0	1	0	0
R3					See	individ	dual s	ection	n for I	Regis	ter R3	B prog	ramm	ning ir	nforma	ation.					0	0	1	1
R2					See	individ	dual s	ection	n for F	Regis	ter R2	2 prog	ramm	ning ir	nforma	ation.					0	0	1	0
R1		See individual section for Register R1 programming information.														0	0	0	1					
R0		See individual section for Register R0 programming information.													0	0	0	0						

جهت اطمینان از عملکرد صحیح تراشه LDO زمان نوشتن بین رجیستر (init3) R5 و رجیستر R1 نباید کمتر از ۱۰ میلی ثانیه باشد.

جدول (۴-۲) - تمامی بیت های قابل برنامه ریزی رجیستر ها

ER	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
REGISTER													C3	C2	C1	C0								
R0				! [7	N :0]				NUM [11:0]											0	0	0	0	
R1	0	0 0 1 ICP [3:0]								N NUM [10:8] [21:12]											0	0	0	1
R2	0	1							EN 1:0]									R :0]			0	0	1	0
R3	DIV2	FDM	DITI [1	HER [0]	ORI [1	DER :0]		Fo [3	LD :0]						DI [21	EN :12]					0	0	1	1
R4	0	0	ICPFL [3:0]						TOC [13:0]										0	1	0	0		
R5	1	0	0	0	0	REG _RS _T	0	0	0	0	0	0	0	EN_ DIG LDO	EN_ PLL LDO 2	EN_ PLL LDO 1	EN_ VCO LD	EN_ OSC	EN_ VCŌ	EN_ PLL	0	1	0	1
R6	0	ı	XTLSEI [2:0]		1	VCO_A [3	CI_SEI :0]	L	EN_ LPF LTR	R4_ [1	ADJ :0]		DJ_F :0]	R3_ [1	ADJ :0]		.DJ_F L :0]	С	3_4_AI [2:0]	DJ	0	1	1	0
R7	0	0							MAN 1:0]						XTL [1	DIV :0]	0	0	0	0	0	1	1	1
R8	0	0	0	0	0	0	1		CK DDE	0	0	0	0	0	0	0	0	0	0	XTL MAN 2	1	0	0	0
R9	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	1	0	1	0	1	0	0	1
R12	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	1	0	0	0	1	1	0	0

فصل ۳:

طراحی ماژول ارسال داده

۱-۳- مقدمه

SPI مخفف عبارت Serial Peripheral Interface است و یک پروتکل ارتباطی سریع میباشد. از این پروتکل در ارتباطات با فاصله کوتاه استفاده می شود و نوع ارتباط آن سنکرون بوده و در کامل ترین حالت، چهار سیم یا مسیر ارتباطی برای پیاده سازی این پروتکل به کار می رود.

به کمک این چهار سیم، امکان ایجاد یک ارتباط Full duplex به صورت Master/Slave فراهم می شود. اگر بیش از دو وسیله به کمک این پروتکل به یکدیگر متصل شوند، همواره یکی از آنها master و بقیه slave خواهند بود .یکی از چهار خط ارتباطی پروتکل SPI سیگنال کلاک است. وسیلهای که سیگنال کلاک را ارسال می کند master نامیده می شود و وسیلهای که آن را دریافت می کند slave نام دارد. دومین خط ارتباطی، سیگنال انتخاب slave یا slave slave کا کا است.

از آنجاییکه SPI یک ارتباط سنکرون است، هر بیت داده در master و slave همزمان با کلاک ارسال یا دریافت می شود.. طول این داده ها بستگی به قراردادی دارد که در یک وسیله خاص وجود دارد و ممکن است ۸ بیت، ۱۰ بیت، ۲۶ بیت، ۳۲ بیت یا هر مقدار دیگری باشد.

میکرو وایر یک رابط سریال ۳ سیمه با سرعت ۳ مگابیت بر ثانیه است که زیرمجموعه ای از رابط SPI است و در واقع یک پورت ورودی اخروجی سریال است. این گذرگاه در EEPROM ها و سایر تراشه های جانبی نیز یافت می شود.

در این فصل با مراجعه به دیتا شیت ای سیLMX2531 به بررسی زمانبندی ارسال داده بر مبنای این پروتکل پرداخته و در ادامه به طراحی ماژول این ارتباط می پردازیم.

از آنجایی که ای سی LMX2531 پس از دریافت دیتا ، هیچ پاسخی ارسال نمیکند در نتیجه در طراحی این ماژول ارسال دیتا، هیچ پورتی جهت دریافت و ذخیره سازی دیتای ارسالی از این ای سی در نظر گرفته نشده است.

۲-۳ - زمانبندی

در ارتباط سنكرون با هر لبه بالا رونده كلاك ، ديتا را ارسال ميكنيم

ارسال دیتا برای ماژول نیازمند توجه و رجوع به جدول زمانبندی (جدول ۲-۲) است تا دیتای ارسالی به شکل صحیح و قابل دریافت توسط قطعه، ارسال گردد .

حال به شرح مقادیر داخل جدول زمانبدی می پردازیم:

۲۵ ns تا اولین لبه بالا رونده کلاک SPI که براساس جدول این مقدار برابر نده کلاک LE و ناصله لبه پایین رونده کلاک میباشد.

نیم سیکل مثبت کلاک : **t**cwH

نیم سیکل منفی کلاک : t_{CWL}

با توجه به حداقل مقادیر داده شده برای پارامتر های فوق، دوره تناوب کلاک ۵۰ ns بوده که در نتیجه فرکانس آن حداکثر ۲۰ MHz می باشد

رمان وجود (LE عند است که از آخرین کلاک تا غیر فعال شدن LE یک شدن (LE) حداقل باید $t_{\it ES}$ زمان وجود داشته باشد

LE را غیر فعال کنیم و برای ارسال دوباره باید LE را غیر فعال کنیم و برای ارسال دوباره باید LE را LE مقدار معدداً فعال شود، جهت اعمال غیر فعال بودن LE به دستگاه جانبی حداقل باید LE مقدار LE مقدار LE عنیر فعال نگه داریم تا غیر فعال بودن آن به LE اعمال شود

هنگامی که دیتایی به صورت سنکرون با کلاک ارسال می شود زمانی که بخواهیم در لبه بالا رونده کلاک SPI دیتا را برداریم برای اینکه را در لبه بالارونده به درستی رایت کنیم دیتا باید یک مدت زمانی قبل از لبه بالارونده در وررودی ماژول آماده باشد و همچنین جهت پایداری و اطمینان از دریافت درست دیتا در سمت گیرنده، پکت ارسالی باید زمانی کوتاه بعد از لبه بالا رونده کلاک در ورودی ثابت بماند.

مدت زمان لازم جهت آماده سازی دیتای ارسالی قبل از لبه بالا رونده : tcs

ونده بالا رونده و تابت ماندن دیتای ارسالی بعد از لبه بالا رونده : t_{CH}

ایجاد زمان بندی های فوق بر اساس کلاک FPGA انجام میشود که ما در اینجا کلاک FPGA را ۸۰MHz در نظر گفته ایم که در نتیجه دوره تناوب آن۱۲.۵ ns میگردد که در نتیجه واحد های زمانی سازنده این زمانبندی ها ۱۲.۵ ns

۳-۳ -طراحی

برای انجام طراحی و پیاده سازی ماژول ابتدا نیاز است علاوه پورتهای استاندارد مورد نیاز برای پروتکل SPI با در نظر گرفتن ماهیت عملکردی پروتکل ،پورت ها و رجیستر های مورد نیاز دیگری را به آن اضافه کنیم .

اولین پورت مورد نیاز برای طراحی این ماژول Data_IN میباشد که برای نگه داری دیتایی است که قرار است به LMX2531 ارسال شود طول آن با توجه به طول پکت ارسالی به ای سی تعیین میشودکه برای این کاربرد خاص اندازه آن ۲۴ بیتی است

پورتی با ورودی ۲ بیتی در نظر گرفته شده تا طول پکت ارسالی را مشخص کند .(CMD_Type) نشان میدهد که نوع ارسال داده ها ۸ بیتی، ۱۶ بیتی و یا ۳۲ بیتی خواهد بود.

برای اینکه شروع فرایند ارسال داده را کنترل کنیم پورت دیگری با نام Start تعریف می کنیم عملکرد آن به دین صورت است که با فعال شدن آن(یک لبه بالارونده داشته باشیم) فرایند ارسال بر مبنای طول پکتی که در بالا مشخص کردیم آغاز می شود.


قبل از ارسال مقدار LE برای لحظاتی یک شده و دوباره صفر میگردد با این کارماژول گیرنده ریست شده و ابتدای پکت مشخص میگردد

برای تعیین وضعیت آماده به کار بودن و یا قرار داشتن در حین فرایند ارسال نیاز به پین دیگری داریم به نام SYS_Ready و نحوه عملکرد آن بدین صورت است که مقدار آن در کل پروسه ارسال یک می ماند و با پایان یافتن فرایند ارسال مقدار آن صفر میشود. و در هر زمان با خواندن مقدار آن متوجه میشویم که فرایند ارسال به پایان رسیده و یا در حال انجام است.

پورت دیگر Clock می باشد که وجود آن ضروری است

نکته ای که باید مد نظر قرار داده شود این است که با توجه به اینکه ای سی LMX2531 هیچ مقداری به عنوان پاسخ و یا به عبارتی فیدبک بر نمیگرداند در نتیجه از گذاشتن پورت هایی جهت دریافت خروجی slave و یا جهت اطلاع از آماده شدن دیتا های دریافتی اجتناب شده است

و در پایان ماژول طراحی شده برای ارسال دیتای ما بدین شکل خواهد بود.



شكل (۱-۳) - ماژول طراحي شده

فصل ۴: پیاده سازی

۱-۴- مقدمه

پس از طراحی ماژول ارسال دیتا نوبت به کد نویسی آن می رسد که به زبان توصیف سختافزار VHDL و در نرم افزار ISE انجام شده که در این فصل به آن می پردازیم

ISE مخفف Integrated Software Environment یک ابزار سنتز و آنالیز طراحی های توصیف شده توسط یکی از زبان های سخت افزاری می باشد. این نرم افزار متعلق به شرکت Xilinx بوده و به طور کلی میتوان قابلیت های آن را به صورت زیر خلاصه نمود

- امكان سنتز و كامپايل طراحي ها
 - آناليز زماني طراحي ها
 - RTL^3 بررسی دیاگرام های •
- شبیه سازی عملکرد طراحی در ازای ورودی های مختلف
 - پیکربندی و برنامه ریزی دستگاه مقصد.

ورژن برنامه استفاده شده ۱۴.۷ می باشد

¹ Synthesis

² Analyze

³ Register Transfer Level

۲-۴- کدنویسی

در شروع کد نویسی بر اساس ماژولی که در فصل قبل طراحی کردیم ابتدا پورت های ماژول را در بخش موجویت تعریف می کنیم و ادامه کار را در بخش معماری که توصیفی رفتاری از عمل کرد ماژول است ،کد نویسی را ادامه می دهیم در این قسمت که محیطی هم زمان میباشد ابتدا ارجاعاتی که باید به خروجی داده شود را به صورت رجیستر تعریف می کنیم

کلاک FPGA ما 4 است که در نتیجه دوره تناوب 7 آن ۱۲.۵ نانو ثانیه است پس اگر ما شمارنده کلاک FPGA کلاک در ست کنیم هر واحدی که به شمارنده اضافه میشود ۱۲.۵ ns می باشد

ابتدا مقادیر ورودی را بافر میکنیم تا در صورتی که حین انجام فرایند دیتای جدیدی وارد شد تاثیری بر روی دیتای در حال ارسال نگذارد

شمارنده ای که قرار است کلاک پروتکل ما را از روی کلاک اصلی سیستم ایجاد کند SCK_clock_Divider نام دارد ،این کانتر در قسمت ابتدای برنامه قرار دارد و با هر کلاک در حال افزایش بوده و همواره در حال شمارش است اگر این شمارنده بزرگتر از ۱ شود رجیستری با عنوان SCK_INT صفر می شود در غیر این صورت با توجه به مقدار اولیه تعیین شده برابر ۱ میشود و اگر کانتر به ۳ رسید شمارنده ریسیت می شود

براى تشخيص لبه بالا رونده كلاك از سيگنال هاى Start_INT و Start_INT همراه با شرط زيراستفاده كرديم If (Start_INT = '1' AND Start_PREV = '0' AND Busy_Int '0')

که ارجاعات زیر برای انها وجود دارد:

Send_Prev <= Send_Int <= Send_Int <= Send

اگر ماژول در حال ارسال داده باشد شرط فوق برقرار نمیشود.

به كمك CMD_Type و ارايه SPI_Data_Bit_Width طول يكت ارسالي را مشخص ميكنيم.

طراحی بدین صورت انجام شد که در ابتدای ارسال برای مدت کوتاهی LE برابر یک شود و سپس صفر گردد ، از انجایی که پریود کلاک ما ۱۲.۵ نانو ثانیه است و حداقل پالس داخل دیتاشیت t ۲۵ بیان شده به ۲ کلاک نیاز داریم که با اجرای کد زیر فراهم می شود

شکل (۱-۴) – بخشی از کد-۱

² Architecture

¹ Entity

³ Behavioral

⁴ Concurrent

⁵ Register

⁶ Period

⁷ Counter

شمارنده SCK_Clock_Divider از ۰ تا ۱ می شمارد که در این زمان مقدار کلاک SPI صفر است در نتیجه زمانی که صفر است ما در لحظه شروع پریود این کلاک هستیم.

شکل (۲-۴) – بخشی از کد -۲

زمان برقراری شرط زیر درست در اولین پریود اولین کلاک هستیم حال دیتای بافر شده به خروجی انتقال می یابد.

شکل (۳-۴) – بخشی از کد ۳-

زمانی که آخرین بیت را به خروجی ارسال کردیم باید به اندازه یک کلاک صبر کنیم تا آخرین بیت هم بدرستی ارسال شود و بعد ارسال را متوقف کنیم

```
if (SPI_Data_Bit_Width_Buffer = to_unsigned(0,5))then
    SPI_End_Send_Data <= '1';</pre>
```

شکل (۴-۴) - بخشی از کد-۴

زمانی که فرایند ارسال داده به پایان رسید لبه پایین رونده اتفاق می افتد و کلاک SCK هم به انتهایش میرسد.

شکل (۵-۴) – بخشی از کد-۵

فصل ۵:

تست و شبیه سازی

۵-۱- مقدمه

جهت تست ماژول نوشته شده نیاز است تا ماژولی دیگر تحت عنوان تست بنچ نوشته شود تا سیگنالهای لازم برای ماژول دیگری که به آن وصل می شود تا عملکرد آن مورد بررسی قرار گیرد را تامین کند.

اساس طراحی تست بنچ توانایی شبیهسازی برنامههای HDL میباشد. شبیهسازی اجازه توصیف سختافزاری HDL برای گذر از تأیید طراحی و همچنین اجازه اکتشاف معماری را میدهد. طراح میتواند با تغییرات متعدد طراحی از پایه طرح را آزمایش کند. سپس رفتار آنها را در شبیهسازی مقایسه کند؛ بنابراین در شبیهسازی برای طراحی موفق بسیار مهم است.

۲-۵- تست بنچ

برای تست عملکردی ماژول طراحی شده و شبیه سازی مقدار دهی به ای سی از شبیه ساز ISIM استفاده میکنیم برای این کار بعد از درست کردن فایل تست بنچ از روی کد نوشته شده ابتدا سیگنال های مورد نظر را تعریف میکنیم

شکل (۱-۵) – بخشی از کد شبیه سازی- ۱ پریود کلاک را روی 12.5ns تنظیم میکنیم تا فرکانس کلاک ما 80MHz شود سپس با استفاده از فرایند PORT MAP سیگنال های تعریف شده را به پورت خروجی متصل می کنیم

```
-- Instantiate the Unit Under Test (UUT)

uut: LMX2531 PORT MAP (

Clock => Clock,

SCK => SCK,

SDIO => SDIO,

LE => LE,

SYS_Ready => SYS_Ready,

Start => Start,

Data_IN => Data_IN,

CMD_Type => CMD_Type

);
```

 $^{\infty}$ سازی – $^{\infty}$ شکل (۲–۵) – بخشی از کد شبیه سازی – ۳

سپس از با استفاده از پروسس"clock_process " کلاک FPGA را تولید میکنیم.

```
-- Clock process definitions
Clock_process :process
begin

    Clock <= '0';
    wait for Clock_period/2;
    Clock <= '1';
    wait for Clock_period/2;
end process;
```

شکل (۳–۵) – بخشی از کد شبیه سازی - ۳

با توجه که ارسال ما از نوع MSB First است و ۲۴ بیتی است مقدار "CMD_Type" را برابر ۲ قرار دادیم


۳-۵- شبیه سازی

مقادیر ارسالی جهت مقدار دهی به رجیستر های قطعه LMX2531 را بر اساس دیتا شیت برای داشتن فرکانس stim_proc" در خروجی درون پروسس "stim_proc" تنظیم میکنیم.



شکل (۴-۵) –شبیه سازی

مشاهده میشود که زمانبندی ارسال و فاصله سیگنال ها بر اساس جدول زمان بندی دیتاشیت است.



شکل (۵–۵) - زمانبندی شبیه سازی

مراجع

- [1] LMX251. Datasheet
- [2] Programming Multiple Devices Using a Single SPI Bus. Murata Company Application note 87
- $[3] \ https://nl.mathworks.com/help/msblks/ref/fractionalnpllwithdeltasigmamodulator.html$
- [4] State Machine using VHDL FPGA Implementation :Orhan Gazi, A Çağrı Arlı
- [5] Digital Fundamentals: Floyd, Thomas, Buchla, David
- [6] Circuit Design with VHDL Volnei A. Pedroni