

به نام خدا

ADF4107: vhdl پروژه درس

ابتدا به برخی از خصوصیات این قطعه میپردازیم این قطعه یک موزی سه خط میباشد پهنای باند دریافتی ما میتونه تا ۷ گیگاهرتز باشد پرگمبل بشه تا پالس ضد واکنشی بزنه موتونه قفل انالوگ و دیجیتال داشته باشه و غیره

امکانش این FPGA برای ابزار دقیق و ماهواری وایرلس لن و ... استفاده شود

این FBGA یک یتیساینزر است که نواسان ساز محلی را در بخش های تبدیل بالا گیرنده ها و فرستنده ها استفاد کرد و شامل نویز کمی دیبجتال (PFD) هم میباشد یک پمپ شارژ دقیق تقسیم کننده مرجع قابل برنامه ریزی شمارنده های قابل برنامه ریزی A و B، و یک پیش مقیاس کننده دو مدل $(P/P + 1)$

کلاک این سیستم هم ۲۰ مگاهرتز میباشد

توصیف عملکردی

مرحله ورودی مرجع

مرحله ورودی مرجع در شکل ۱۷ نشان داده شده است. SW1 و SW2 سوئیچ ها معمولاً بسته هستند.

SW3 معمولاً باز است

موقعی که خاموش شدن شروع می شود، SW3 بسته است و دوتا سویچ دیگر باز میشود اینکار تضمین میکند موقع که خاموش است پین REFIN بارگیری نمیکند.





Figure 17. Reference Input Stage

مرحله ورودی RF

مرحله ورودی RF در شکل زیر نشان داده شده است تقویت کننده دو مرحله ای بر سطوح کلاک CML برای پیش مقایسه کننده مورد نیاز است



پیش سنج (P/P+1)

پیش مقایسه کننده دو مدل (P/P+1) همراه با شمارنده های A,B نسبت تقسیم بزرگ را فعال میکنند N را تحقق میابد ($N = BP + A$)

پیش مقیاس کننده با مدل دوگانه عملیات در سطح CML کلاک را از مرحله ورودی میگرد و تقسیم میکند

تایک فرکانس قابل کنترل برای شمارنده های CMOS A و CMOS B باشد

پیش مقیاس کننده قابل برنامه ریزی است. نرم افزار میتواند برای ۹/۸, ۱۷/۱۶, ۳۳/۳۲, ۶۴/۶۵ تنظیم کند. براساس سنکرون ۵/۴ هسته. حداقل نسبت تقسیم ممکن است برای فرکانس خروجی کاملاً پیوسته باشد این حداقل تقسیم توسط P تعیین میشود

شمارنده های A و B

شمارنده های A, B CMOS با مدل دوگانه با پیش مقاسه کننده ترکیب میشود برای ایجاد نسبت تقسیم گسترده ای در فیدبک شمارنده PLL

شمارنده ها مشخص شده اند که وقتی کار می کنند خروجی پیش مقیاس ۳۰۰ مگاهرتز یا کمتر باشد فرکانس ۴۰۰ گیگاهرتز، مقدار پیش مقیاس ۱۷/۱۶ معتبر است اما

مقدار ۹/۸ معتبر نیست

تابع پالس:

شمارنده های A و B، همراه با مدول دوگانه پیش مقایسه کننده امکان تولید فرکانس های خروجی که فرکانس های که فقط در فاصله با فرکانس مرجع تقسیم بر R هستند و دارند و با استفاده از رابطه پایین بدست میاید

$$f_{VCO} = [(P \times B) + A] \times \frac{f_{REFIN}}{R}$$

FVCO فرکانس خروجی است از ولتاژ کنترلی اسیلاتور (VCO)


P مدل از پیش تعیین شده پیش مقیاس کننده با مدل دوگانه (۹/۸، ۱۷/۱۶) است.

B نسبت تقسیم از پیش تعیین شده شمارنده باینری ۱۳ بیتی (۳ تا ۸۱۹۱) است.

A نسبت تقسیم از پیش تعیین شده شمارشگر دودویی ۶ بیتی (۰ تا ۶۳) است.

f_{REFIN} نوسانگر فرکانس مرجع خارجی است.

f_{REFIN} is the external reference frequency oscillator.



شمارندهی R


این شمارنده ی ۱۴ بیتی باعث میشود تا فرکانس وردی مرجع به تعداد کلاک فازهای کوچک تر تقسیم شود برای آشکارسازی فرکانس نسبت های تقسیم از ۱ تا ۱۶۳۸۳ مجاز هستند

اشکارسازی فازوپمپ شارژ

آشکارساز فرکانس فاز (PFD) ورودی از شمارنده R میگرد و شمارنده ی ($N = BP + A$) یک خروجی متناسب با اختلاف فاز و فرکانس بین انها تولید میکند

PFD شامل یک عنصر تاخیر قابل برنامه ریزی که عرض پالس را کنترل میکند پالس ضد برگشت این پالس تضمین می کند درعمل کرد انتقال و به حداقل رساندن نویز هیچ منطقه مرده ای وجود ندارد.

دو بیت ABP1 و ABP2 شمارنده ی لچ عرض پالس را کنترل میکنند استفاده از حدقل پالس ضد برگشتی توصیه نمی شود



مولتی پلکسر و تشخیص قفل

خروجی مولتی پلکسر در این تراشه به کاربر این اختیار میدهد به همه جاهای تراشه دسترسی داشته باشد و با سه بیت M1 و M2 و M3 خروجی این مولتی پلکسر را تنظیم میشود


تشخیص قفل

مولتی پلکسر ما قابلیت برنامه ریزی د نوع قفل میشود قفل انالوگ و قفل دیجیتال.

قفل دیجتالی ما اکتیو های است موقع که LDP تشخیص درستی قفل بیت R کانترلچ ما روی • تنظیم شده باشد

هنگامی ارور فاز میده که سه دور چرخه اشکارساز ما کمتر از 15ns باشد اگر روی یک تنظیم باشه ارور میده موقع که ۵ دورش کمتر از 25ns باشد.

تشخیص قفل تخلیه توسط ترانزیستور N کانال بررسی میشود و یک مقاومت نامی ۱۰ کیلو موقع تشخیص میده که قفل که خروجی با زیاد شدن پالس های ماباریک میشوند



ورودی شیفتر رجیستر

بخش دیجیتالی ADF 4107 ما شمال ۲۴ بیت شیفتر رجیستر میباشد ۱۴ بیت شمارنده R و ۱۹ بیت شمارنده N و مقایسه کننده های ۱۳ بیت شمارنده B و ۶ بیت شمارنده A. کلاک دیتا وردی از نوع MSB میباشد دیتا از این شیفتر رجیستر ۲۴ بیتی ریخته میشود به یکی از ۴ تا لچمون در هر لبه بالا روند LE با دوبیت C1 و C2 که در جدل پایین میاریم مشخص میشود در کدوم لچ قرار بگیرند

Control Bits		Data Latch
C2	C1	
0	0	R Counter
0	1	N Counter (A and B)
1	0	Function Latch (Including Prescaler)
1	1	Initialization Latch

به X ور خلاصه شده لچ های ما در صفحه بعدی نشان داداده میشود

LATCH SUMMARY

REFERENCE COUNTER LATCH

RESERVED			LOCK DETECT PRECISION	TEST MODE BITS			ANTI- BACKLASH WIDTH		14-BIT REFERENCE COUNTER														CONTROL BITS	
DB23	DB22	DB21		DB20	DB19	DB18	DB17	DB16	DB15	DB14	DB13	DB12	DB11	DB10	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
X	0	0	LDP	T2	T1	ABP2	ABP1	R14	R13	R12	R11	R10	R9	R8	R7	R6	R5	R4	R3	R2	R1	C2 (0)	C1 (0)	

N COUNTER LATCH

RESERVED		CP GAIN	13-BIT B COUNTER														6-BIT A COUNTER						CONTROL BITS	
DB23	DB22		DB21	DB20	DB19	DB18	DB17	DB16	DB15	DB14	DB13	DB12	DB11	DB10	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
X	X	G1	B13	B12	B11	B10	B9	B8	B7	B6	B5	B4	B3	B2	B1	A6	A5	A4	A3	A2	A1	C2 (0)	C1 (1)	

FUNCTION LATCH

PRESCALER VALUE		POWER- DOWN 2	CURRENT SETTING 2			CURRENT SETTING 1			TIMER COUNTER CONTROL				FASTLOCK MODE	FASTLOCK ENABLE	CP THREE- STATE	PD POLARITY	MUXOUT CONTROL			POWER- DOWN 1	COUNTER RESET	CONTROL BITS	
DB23	DB22	DB21	DB20	DB19	DB18	DB17	DB16	DB15	DB14	DB13	DB12	DB11	DB10	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
P2	P1	PD2	CPI6	CPI5	CPI4	CPI3	CPI2	CPI1	TC4	TC3	TC2	TC1	F5	F4	F3	F2	M3	M2	M1	PD1	F1	C2 (1)	C1 (0)

INITIALIZATION LATCH

PRESCALER VALUE		POWER- DOWN 2	CURRENT SETTING 2			CURRENT SETTING 1			TIMER COUNTER CONTROL				FASTLOCK MODE	FASTLOCK ENABLE	CP THREE- STATE	PD POLARITY	MUXOUT CONTROL			POWER- DOWN 1	COUNTER RESET	CONTROL BITS	
DB23	DB22	DB21	DB20	DB19	DB18	DB17	DB16	DB15	DB14	DB13	DB12	DB11	DB10	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
P2	P1	PD2	CPI6	CPI5	CPI4	CPI3	CPI2	CPI1	TC4	TC3	TC2	TC1	F5	F4	F3	F2	M3	M2	M1	PD1	F1	C2 (1)	C1 (1)

Figure 22. Latch Summary

03338-022

FUNCTION LATCH

موقعی که با این لچ کار داریم باید دو بیت **LSB** مابیت های کنترلی ما به ترتیب **C2** و **C1** روی **۱** و تنظیم بشند

Counter Reset

DB2 ما بیت ریست ما هستش موقعی که ۱ بشه شمارنده های R و A و B ریست میشوند و اگر صفر باشه همون عمل خوددش به صورت نمال انجا میده

POWER_DOWN

با DB3 (PD1) و DB21 (PD2) این دوبیت باهاش شدن POWER_DOWN دستگاه رو برنامه میدیم و باید پین CE نیز فعال بشد

موقعیکه پین CE در وضعیت لو باشد بلافاصله غیر فعال میشود بدون توجه به دوبیت PDB1 و PDB2

موقعیکه برنامه ریزی اسنکرون باشد بلافاصله دستگاه خاموش میشود و بیت ۱ به PDB1 به شرطی که PB2 باشد

موقع POWER_DOWN شدن دستگاه سنکرون باشد دستگاه توسط POWER_DOWN پمپ شارژ بسته میشود برای جلوگیری از جهش های ناخواسته فرکانس و موارد ناخواسته بسته میشود

هنگامی که POWER_DOWN برای نوشتن فعال میشود که جفت دوبیت ۱ بشند سپس دستگاه به شارژ پمپ بعدی میرود

موقعی که POWER_DOWN به صورت سنکرون یا اسنکرون باشه از جمله پین CE فعال بشه حوادث زیر رخ میده

تمام جریان های دی سی رو ریمو میکنه

شمارنده های R, N از مجبور میشوند از شرایط خود خارج شوند

پمپ شارژ در وضعیت سه می ره

قفل دیجیتالی مدار ریست میشه و...

FAST LOCK ENABLE BIT

DB9 در FUNCTION LATCH بیت فست مد زمانی فعال میشود که ۱ باشد

موقعی که DB9 ۱ باشد اگر DB10 ۰ باشد وارد FAST MOD1 و اگر DB10 ۱ باشد وارد FASTMOD2 میشویم

FAS LOCK MODE 1

جریان پمپ شارژ سوییچ میشه به تنظیم جریان ۲ دستگاه با نوشتن ۱ روی آن وارد فستلاک می شود و بیت CP افزایش پیدا میکند لچ A,B

از FASTLOCK خارج میشیم وقتی ۰ بنویسیم در CP لچ A,B

FASTLOCK Mode 2

جریان پمپ شارژ سوییچ میشه به تنظیم جریان ۲ دستگاه با نوشتن ۱ روی آن وارد فستلاک می شود و بیت CP افزایش پیدا میکند لچ A,B

دستگاه ما خارج میشه کنرل تایمر کنرل خارج میشود. بعد از یه خارج شدن پریود تایم اوت بامقدار دهی TC1 تا TC4 تعیین میگردد و بیت CP اتماتیک ریست میشه در لچ شمارنده A و B رو ۰ میورد

Timer Counter Control

کاربر امکان برنامه دادن به دو تا شارژ پمپ را دارد هدف اینکه وقتی تنظیم جریان ۱ استفاده میشود خروجی ما پایدار و در حالت استاتیک باشد

تنظیم جریان ۲ زمانی استفاده میشد که دستگاه در حالت پویا و قابل تغییر باشد برای حالتی که فرکانس دیگری بخوایم بدیم

توالی عادی رویدادها به شرح زیر است: کاربر در ابتدا تصمیم می گیرد که پمپ شارژ ترجیحی چیست جریان ها خواهد بود. به عنوان مثال، انتخاب ممکن است ۲.۵ میلی آمپر باشد به عنوان تنظیم جریان ۱ و ۵ میلی آمپر به عنوان تنظیم جریان ۲.

در عین حال باید تصمیم گرفته شود که ثانویه چقدر طول بکشد جریان باید قبل از بازگشت به جریان اولیه فعال بماند. این توسط بیت های کنترل شمارنده تایمر، DB14 به کنترل می شود در FUNCTION LATCH توسط DB11 (TC1) تا (TC5)

برای برنامه ریزی فرکانس خروجی جدید، کاربر به سادگی برنامه ریزی می کند توسط لچ شمارنده A و B با مقادیر جدید A, B

Charge Pump Currents

CP1 تا CP3 برای کارنت ستیگ ۱ و CP4 تا CP6 برای کارنت ستیگ ۲

PD Polarity

فاز اشکار ساز همیشه باهاش ست کرد

CP Three-State

بیت کنترلی CP ما اگر ۱ باشد خروجی ما سه حالت همیشه اگر ۰ باشد نرمال همیشه

INITIALIZATION LATCH

موقعی که دوبیت کنترلی ما ۱ باشد فعال میشود C2 و C1 موقعی که در این وضعیت هستیم یک پالس تنظیم مجدد داخلی اضافی به R و A و B اعمال شود شمارنده ها این پالس تضمین میکنند که شمارنده A و B در نقطه بار قرار داده شده باشند هنگامی که داده شمارنده A و B قفل میشود و دستگاه شروع به کار میکند در فاز تراز نزدیک تر

اگر لچ ما در حالت پاور دان لاشد پین CE و PDB1 ما های باشند PDB2 لو باشد پالس داخلی باعث تریگر شدن POWER_DOWN میشود مقایسه کننده مرجع وبافر ورودی تحت تاثیر

پالس تنظیم مجدد داخلی قرار نمیگیرد و بنابراین هنگام از سرگیری شمارش پتراز فاز نزدیک حفظ میشود

هنگامی که اولین داده شمارنده AB پس از مقداردهی اولیه قفل می شود، پالس تنظیم مجدد داخلی دوباره فعال می شود

با این حال، پی در پی AB بارهای شمارنده پس از این، پالس تنظیم مجدد داخلی را راه اندازی نمی کند

برنامه نویسی دستگاه پس از روشن شدن اولیه
پس از روشن کردن اولیه دستگاه، سه راه وجود دارد دستگاه را برنامه ریزی کنید

Initialization Latch Method

۱. و تاژ را اعمال کنیم

۲. برای اینکه بخواهیم لچ Initialization انتخاب بکنیم دوبیت کنترلی رو که بیت های LSB ما میشوند ۱۱ میکنیم و بیت پراگرام که همان F است رو صفر میکنیم

۳. برای اینکه از FUNCTION لچ استفاده کنیم دوبیت کنترلی رو که بیت های LSB ما میشوند ۱۰ میکنیم و بیت پراگرام که همان F است رو صفر میکنیم

۴. سپس R مونو دو بیتی LSB را ۰۰ میکنیم

۵. سپس A و B مونو دوبیت LSB را ۰۱ میکنیم

۶. هنگامی که لچ Initialization بارگذاری می شود، موارد زیر را انجام دهید
رخ می دهد:

الف: محتویات لچ FUNCTION بارگیری میشود

ب: پالس داخلی ریست میشود شمارنده های AB و R و TIM OUT رو ریست میکنه و شرایط سه حالت و شرایط بارگذاری پمپ جریان توجه باید داشنه باشیم

ث: لچ FUNCTION اولین داده شمارنده های A و B را word همان پالس ریست داخلی را فعال می کند. یک مقدار دهی دیگر میکند اگر متوالی A و B بارهای پالس تنظیم مجدد بارگذاری نمیکند

CE Pin Method

۱ ولتاژ را اعمال میکنیم

۲ CE را میگیریم تا دستگاه خاموش شود یک POWER_DOWN اسنرکن و بلافاصله اتفاق می افتد

۳ لچ FUNCTION را پروگرام میکنیم (10)

۴ لچ شمارنده R را فعال میکنیم (00)

5 لچ شمارنده AB را فعال میکنیم (01)

۶ CE را میگیریم تا دستگاه خاموش شود یک POWER_DOWN شمارنده A و B را در تراز نزدیک تر قرار میگرد

توجه باید کرد وقتی CE به های میره 1us طول میکشد برای اینکه مقایسه کننده ها وبافرهای وروی ما پایدار بشند تا کارشون از سر بگیرند

Counter Reset Method

۱, ولتاژ را اعمال میکنیم

۲ لچ function را فعال میکنیم و f را یک میکنیم تا شمارنده های R فعال شود

۳ لچ شمارنده R با دوتا بیت LSB (00) فعال میکنیم

۴ لچ شمارنده A و B را فعال میکنیم با دوتا بیت LSB (01)

5 لچ function را فعال میکنیم و f را ۰ میکنیم اینکار تنظیم دوباره شمارنده غیر فعال میکند

این ها توضیحات دیتا شیت بودن

حالا به بررسی کد مون میپردازیم ابتدا کد سنتزمون

```


1  ---
2  library IEEE;
3  use IEEE.STD_LOGIC_1164.ALL;
4  use IEEE.NUMERIC_STD.ALL;
5
6  entity spimosil is
7  ---
8  Port(
9      ---Inputs
10     CLK_SYS    : in  std_logic;
11     start      : in  std_logic;
12     SCK        : in  std_logic;
13     Data_In    : in  std_logic_vector (23 downto 0);
14     ---Outputs
15     CS_n       : out std_logic;
16     MOSI       : out std_logic
17 );
18 ---
19 end spimosil;
20 ---
21 architecture Behavioral of spimosil is
22 ---In/Outs
23     signal start_INT    : std_logic      := '0';
24     signal CS_n_INT     : std_logic      := '1';
25     signal MOSI_INT     : std_logic      := '0';
26     signal Data_In_INT  : std_logic_vector (23 downto 0) := (others => '0');
27     --- Control signals
28     signal Bit_CNT      : unsigned      (4 downto 0) := "10111";
29     ---states
30     type fsm is (idle, instruction, write, read, delay, instruction, delay, read);

```

ابتدا سه تالایبراری تعریف کردیم که لایبری سوم برای SIGNED و UNSIGNED سپس entity که موجودیت کد تمام ورودی خروجی سیستم را داخلش دادیم و همرو تک بیتی قرار میدیم قسمت CLK_SYS کلاک سیستمون و start میگی ورودی شروع کنیم SCK را خودمون تعریف که تویه تست بنچ مون تعریف کنیم CS_n و MOSI خروجی هامونن .

سپس وارد architecture را مون تعریف میکنیم تمام پین ورودی خروجی را رجیستر میکنیم یک INT میزاریم برای که نشان بدیم داخلی و همچنین n_ برای اکتیو لو استفاده میکنیم کمک میکنه کوتاه ترین مسیرو انتخاب کنیم .

سپس کنترل سیگنال‌مونیو تعریف میکنیم با استفاده از **CNT** _ **bit** برای بیت سلکت میایم دیتا مون با بیت سلکت میایم روی **MOSI** مینویسیم و اینجا به علت ۲۴ بیتی بودن میایم یک کانتر ۵ بیتی می‌کنیم که تا ۲۳ اینا بشمارد و من از ۲۴ مینویسم چون دیتا شیت من **MSB** میشمارد و تایپ ان رو **unsigned** میکنیم و من دیتا روبه صورت ورودی تعریف کردم و در تست بنچ بهش زماندهی کردم و سپس به تایپ تعریف کردیم که ابتدا کلمه تایپ رو مینویسیم و بعد از ان **FSM** و داخلش به سری چیز میزاریم که شاملش بشن ما داخلش **instruction _ delay** و **CS _ delay** و... رو گذاشتیم کدهای ما سنکرون بالابه بالارونده میبینیم اگر این دوتارو نزاریم یک بیت ما از دست میرفت سپس به سیگنال تعریف میکنیم که سیگنال ما اسمش **state** میزاریم و مقدار اولیش رو **idle** میزاریم اگر نمیذاشتیم خودش مقدار اولیه باز همون انتخاب میزاریم بخاطر اطمینان **idle** میزاریم




بعد begin ودر خط ۳۵ و ۳۶ سیگنال داخلی رو آوردیم ریخت تو پرت خارجی هر چی که خارج از پراسس باشه به صورت موازی عمل می‌کند و داخل پراسس به صورت سریالی این دوتا رو خارج از پراسس می‌ذاریم بخاطر اینکه درجا ریخته بشود.


حالا در خط ۳۸ وارد process می‌شیم که تمام کدما داخل این انجام می‌شود بالبه بالارونده سی‌ستم که که همان کلاک دی‌تاشی‌تمون یک اختلاف فاز ۱۸۰ درجه باکلاک سی‌ستم داره می‌اد روی لبه بالارونده کلاک اطلاعات رو برمی‌ده

خط ۴۱ شرط if ما بالبه بالارونده ما کار می‌کند این سیگنال داخلی ورودی برزیم داخل ای‌نا

خط ۴۲ و ۴۳ می‌ایم ورودی سریع می‌ریزم داخلی دی‌گه باسیگنال‌های داخلی کار می‌کنیم



در خط ۸۳ تست بنچ امدیم در ۴۹۰ ثانیه اش کردی وبا مراجعه به شبیه سازی میبینم در کلاک بالا رونده ی ما ۱ میشود وشکلش پایین نشان میدهم




سپس وارد داخل **case** می‌شیم که به صورت موازی انجام می‌دهیم بهتر از کدهای سریالی استفاده نکنیم چون باعث میشه کاهش سرعت میشه همه ی **if**های ما باید **else** داشته باشند و همه ی سیگنال های ما که توی **if** هست باید داخل **else** ما هم باشد و چیزی که مقدارشون ثابت خارج از **if** می‌ذاریم.

سپس سیگنال های که به **if** ربطی نداره خارج از **if** نوشتیم

همه ی سیگنال داخل **if**ها مقدار دهی کنیم

خط ۵۷ وارد **idle** می‌شیم این **state** بیکارتوی این جا قبل ترش **start** شده **start** شده ماتو **idle** هستیم تولبھی بالاروندهی بدی میریم به یک **state** دیگه وارد **state** بعدی می‌شیم

که **state delay _ instruction** ما می‌شویم باید اولچیپ سلکت صفر یه پریود زمانی بگذره سپس کلاک مون یک یشه داخل تست بنچ این **sck** رو تعریف می‌کنیم بخاطر این کلاک زدن باعث مصرف توان میشود



بمون داخل idle اگر استارت ۰ اگر استارت ۱ بروی استیت دیلی و CS صفر کن تویه کلاک بعدی
CS صفر میشه

```

ISE Project Navigator (P.20131013) - C:\Users\navida\Desktop\Navid_Project\New folder (11)\spi_mosi1\spi_mosi1.vhd - [spimosi1.vhd]
File Edit View Project Source Process Tools Window Layout Help

Star Design
Views: Behavioral
Hierarchy
  spi_mosi1
  x7a7a100t-2icg324
  SPI_MOSI1b - behavi
  uut - spimosi1 - B
  uut - spimosi1 - B

No Processes Running
Processes: uut - spimosi1 - Beha
  Icarus Verilog
  Behavioral Che...
  Simulate Behavi...


Design Summary
SPI_MOSI1b.vhd
spimosi1.vhd

Warnings

Ln 30 Col 50 VHDL

```


در این جا `delay _ instruction` داریم اولین بیت رو توی لبه دیلی میریزیم تو لبه ی بالارونده بعدی میبینیم بخاطر اینکه دیتا از دست نره لبه بالارونده ی بعدی صبر میکنیم تا دیتارو ببینیم تا دیتا از دست نره توی لبه ی بالارونده ی بعدی همون ۲۲ که در اصل بیت ۲۳ است اولین بیت ستیت بعدی در اصل آخرین بی استیت قبلی



`To _ integer` در خط ۸۴ استفاده میکنیم برای تبدیل تایپ اسفاده میکنیم


در خط ۷۳ تا ۷۵ نوشتیم اگر بیت کانتمون ۱۶ نبود هی یه دونه کم کن تا ۱۶ رو میریزیم اگر بیت کانت ۱۶ بود استیت را بیا عوض کن و برو داخل رایت و بیت کانت بره رو ۱۵ رایت رو میریزیم سپس تهش صفر همیشه اگر صفر نشد بیت کانت ۱ دونه ۱ کم کن وقتی صفر شد دوباره شمارش شروع کن یک دیلی میزاریم که چیپ سلکتمون صفر بشه و استیت برو تو `idle` چیپ سلکت صفر شه و دوباره بیت کانت از عدد ۲۴ بشمرد دوباره میریزیم استیت `idle` تا کارها انجام بشود

سپس به تست بنچ ان میپردازیم



میاد براساس کدامون میاد تست بنچ خودش سیگنال تولید میکند تا بتونیم مقدار دهی کنیم

کلاک پراید میاد خود تست بنچ تولید میکنه که کانستنت از تایپ تایم که فرکانس کلاک مااست که برای من فرکانسش ۲۰ مگاهرتز که 50ns تعریف میکنیم که هم کلاک و اس کلاک رو یک زمان قرار میدیم



یک entity work میزایم تا پرت مپ بکنیم


سیگنال سمت چپ میشه کد اصلی سمت سیگنال که داخل تست بنچ

درنهایت پراسس تولید sclock و start تعریف میکنیم

در خط ۵۴ گفتیم اگر start _ sclock یک بود بیا sck صفر کن به اندازه یک نصف پریود صبر کن

دوباره ۱ شو و این ادامه پیدا کنه در غیر این صورت sck صفر و صبر کن تا

Sck_start یک بشود



خوب در اینجا میرویم سراغ data_in

خوب ابتدا همانگونه که در داخل بخش دیتاشیتمان توضیح دادیم برای این fpga سه نوع روش راه اندازی داریم که من از روش اول استفاده میکنم که پایین میشه اینجا به بار دیگر توضیح میدم

Initialization Latch Method

۱ ولتاژ vdd را اعمال میکنیم

۲ برای اینکه بخواهیم لچ Initialization انتخاب بکنیم دوبیت کنترلی رو که بیت های LSB ما میشند ۱۱ میکنیم و بیت پراگرام که همان F است رو صفر میکنیم

۳ برای اینکه از FUNCTION لچ استفاده کنیم دوبیت کنترلی رو که بیت های LSB ما میشند ۱۰ میکنیم و بیت پراگرام که همان F است رو صفر میکنیم

۴ سپس R مونو دو بیتی LSB را ۰۰ میکنیم

۵ سپس A و B مونو دو بیت LSB را ۰۱ میکنیم

۶ هنگامی که لچ Initialization بارگذاری می شود، موارد زیر را انجام دهید

رخ می دهد:


الف: محتویات لچ FUNCTION بارگیری میشود

ب: پالس داخلی ریست میشود شمارنده های AB و R و TIM OUT ریست میکند و شرایط سه حالت و شرایط بارگذاری پمپ جریان توجه باید داشنه باشیم

ث: لچ FUNCTION اولین داده شمارنده های A و B را word همان پالس ریست داخلی را فعال می کند. یک مقدار دهی دیگر میکند اگر متوالی A و B بارهای پالس تنظیم مجدد بارگذاری نمیکند

پس به ترتیب در جداول کد میزاریم

INITIALIZATION LATCH MAP




در این قسمت ابتدا باید بیت کنترلی **lsb** را ۱ کنیم تا ریجسترمون فعال بشود سپس در وضعیت نرمال قرار میدیم صفر میزاریم تا وارد استیت ۳ حالت بشه مولتی پلکسرمونوبعد ۱ که در وضعیت مثبت قرار بگیره ۱۰ میزاریم تا وارد فست مود ۱ بشود سپس چرخه فاز فرکانس اشکارساز میزار ۳ که باید ۳ تا

• بزاریم سپس تنظیم جریان میزاریم ۶ تا صفر و در حالت سنکرون میکنیم با ۱۱ و در نهایت هم با کد

۰۱ رو نسبت ۱۶/۱۷ تنظیم میکنیم

شکل خروجی را حالا میبینیم



FUNCTION LATCH MAP





Figure 25. Function Latch Map

00338-025

در این قسمت ابتدا باید بیت کنترلی **lsb** را ۱۰ کنیم تا ریجسترمون فعال بشود سپس در وضعیت نرمال قرار میدیم صفر میزاریم تا وارد استیت ۳ حالت بشه مولتی پلکسرمونوبعد ۱ که در وضعیت مثبت قرار بگیره ۱۰ میزاریم تا وارد فست مود ۱ بشود سپس چرخه فاز فرکانس اشکارساز میزار ۳ که

باید ۳ تا ۰ بزاریم سپس تنظیم جریان میزاریم ۶ تا صفر و در حالت سنکرون میکنیم با ۱۱ و در نهایت هم باکد ۰۱ رو نسبت ۱۶/۱۷ تنظیم میکنیم شکل خروجی را حالا میبینیم



REFERENCE COUNTER LATCH MAP



Figure 23. Reference Counter Latch Map

ابتدا ۲ بیت lsb را ۰.۰۱ می‌کنیم تا انتخاب شود سپس فرکانس کلاک را تقسیم بر ۳ می‌کنیم و عرض پالس ضد پس زنی رو با ۰.۰۱ روی ۲.۹ns تنظیم می‌کنیم پس کد نهایی ما

♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ ♦ |) ♦ ♦

حالا شکل خروجی را میبینیم

شمارنده A,B را ابتدا با دوبیت ۰۱ انتخاب میکنیم ونسبت تقسیم جفتشون رو مزاریم رویه ۱۳و میزاریم تا باتوجه به دستورات قبلی شارژ پمپ ومیازیم روی ۱ تا بتونه بین جریان ستینگ سویچ کنه حالا شکلش خذوجی را میبینیم

