面向 ViT-Tiny 推理的 W8A8 FPGA 加速器设计与存储数据流优化

2026 年全国大学生嵌入式芯片与系统设计竞赛

FPGA 创新设计赛道 AMD 自主选题高级组

作品设计报告

目标平台 AMD VCU118　器件 xcvu9p-flga2104-2L-e

完整 12 层模型　静态 W8A8　8×16 PE 阵列　128 MAC

工具 Vivado 2023.2　当前物理候选 166.6667 MHz

证据截止 2026 年 11 月 03 日 19 时 36 分 38 秒 北京时间

提交前由参赛者补全报名编号和署名；本稿不臆造人员身份或逐行代码归属。

当前结论：完整整机布线和时序通过，Bitstream 已生成并下载。首次实板数值对比 FAIL，1000 个输出中 921 个不一致。当前 Bank 版完整 12 层 L3 回归尚未签收。

本作品采用参赛者自主硬件设计与大模型辅助工程验证相结合的开发方法。参赛者负责核心架构、关键设计决策与所声明的关键 RTL 设计，Codex 辅助代码检查、测试自动化、实现分析与诊断。具体代码归属以贡献核对记录为准，待人工签认的内容不作为已证实的手写代码比例。

摘要

本作品面向 VCU118 平台实现完整 12 层 ViT-Tiny 整数推理计算链，研究重点为 128 MAC 计算阵列、片上 Bank 存储组织以及严格数值验证。模型包含 197 个 Token、192 维 Embedding、3 个 64 维 Attention Head 和 1000 类分类头。矩阵乘法采用静态 W8A8，保留整数 LayerNorm、Softmax、GELU 和残差路径，利用 Python 整数参考、RTL 检查点、布局布线和实板数据读回建立分层证据。

硬件采用四个 4×8 局部计算组构成 8×16 输出驻留阵列。DSP48E2 配置 AREG/BREG/MREG/PREG 为 1/1/1/1，通过同龄有效控制驱动内部 P48 反馈累加。每拍内部缓存提供 8 字节激活和 16 字节权重，在行列方向复用。计算结果经 Bias、12 级 Requant 流水及带 credit 的行队列写回 ACT。参数与数据采用 Bank 组织，最近的修改加入本地写寄存、同步 BRAM 读及外部旁路，并显式等待写提交排空。

固定 512 张确认集上，FP32 正确 383 张，W8A8 正确 377 张，Top-1 分别为 74.8046875%和 73.6328125%，相差 1.171875 个百分点，尚未达到不超过 1 个百分点的目标。历史 jointfix 版本完成 257 个检查点、11,532,400 个数值及 1000 个 Host 输出逐位一致；该结果不能直接覆盖之后的 Bank 及控制修改。

Vivado 2023.2 下，当前完整板级候选在 166.6667MHz 计算域完成布线，Setup WNS 为+0.073ns，Hold WHS 为+0.005ns，TNS 和 THS 均为 0；使用 137 个 DSP、49,299 个 LUT 及 1,177.5 个 BRAM36 等效块。首次板级测试完成配置、DDR 校准和输出读回，但 921/1000 项与 Golden 不一致，两次读回完全稳定，根因仍在定位。报告保留此失败，不将 Bitstream 生成或 Top-1 碰巧一致表述为推理验收成功。

关键词：ViT-Tiny；W8A8；DSP48E2；输出驻留；BRAM Bank；逐位 Golden；板级诊断。

表 0-1 目标与现状

项目	目标	本稿证据结论
网络	完整 12 层	计算与调度已集成；当前新版整网 L3 未签收
精度	下降≤1 个百分点	512 张上下降 1.171875 个百分点 FAIL
频率	200MHz	200MHz FAIL；166.7MHz 完整整机物理 PASS
实板	1000 输出逐位一致	921 项不一致 FAIL；FPS 与功耗 NOT_RUN

目录

摘要 2
第一章 选题背景与设计目标 4
第二章 算法结构与计算量 5
第三章 FPGA 整体硬件架构 8
第四章 128 MAC 计算阵列 10
第五章 片上存储与 Bank 数据流 13
第六章 控制调度与数据传输 16
第七章 功能与量化验证 18
第八章 优化特点与工程价值 23
第九章 自主设计与大模型协作 24
第十章 总结与后续工作 26
参考文献与复现边界 27
附录 关键身份与提交清单 28

阅读说明：报告中的 PASS 均附带对象和边界。NOT_RUN 表示没有执行该项验收；BLOCKED 表示缺少前置条件或证据；UNKNOWN 用于根因及作者归属未定。设计目标、理论估算、软件精度、RTL 仿真、真实布线与实板结果分开记录。

证据编号[e01]等指向 report/evidence_index.md 及其离线副本；原始文件路径和 SHA 保留在 evidence/audit_facts.json。源码行号指向当前冻结快照，不以文件名替代真实实例检查。

版本简称：P 为 full128_bank_reset_fix_20261102；C 为 full128_jointfix_20261029；D 为 full128_downclock_bit_20261102/delivery_166p7。完整路径统一以 D:/fpga/vit_tiny_vcu118 为工程根。D:/xu 未纳入本报告。

第一章 选题背景与设计目标

1.1 计算需求和应用价值

ViT 通过 Token 间 Attention 建立图像全局联系，核心计算由线性投影、QK 转置乘法、AV 乘法与 MLP 组成[1]。相比只优化一个矩阵乘法器，完整推理还要求处理归一化、非线性、残差、数据重排和分类读回。FPGA 的价值在于定制整数计算与存储数据流，但真实收益取决于整网调度和供数，不能由 MAC 数量直接推出。

本作品以完整 ViT-Tiny 作为可复现任务，保留 Patch、位置编码、12 个 Encoder 和 CLS 分类头。设计目标是在不删减模型结构的前提下，用 W8A8 减少主要矩阵运算的存储和乘法成本，并通过允许增加流水级和等待周期换取实现稳定性。板级正确性、精度和时序是分别验收的约束。

1.2 主要工程难点

第一，Activation、Weight、量化参数、程序与非线性 LUT 分布于大量 BRAM，长距离互连和地址/使能扇出可能比乘法器本身更慢。第二，INT8 矩阵结果必须与 Bias、舍入、饱和和非线性数值合同一致，任何一拍错位都可能传播至分类头。第三，DDR、Host 和计算域使用不同时钟，仿真模型不能替代真实 MIG 和 CDC 验收。

1.3 技术路线和取舍

项目复用 128 MAC 计算骨架，采用 8×16 阵列和分组本地寄存；在上层用共享 AUX 执行精确整数辅助算子，通过程序调度多类 Bank。该选择优先控制功能风险与 16GB 开发环境的实现规模，并非已证明 128 MAC 或 8×16 是全部资源下的最优设计。512 MAC 和独立重写工程均不作为当前参赛候选。

当前 200MHz 路线已有真实失败报告，因此交付候选改用实际 MMCM 产生的 166.6667MHz 计算时钟，并重新实现全板网表。频率下降不改变模型数学规则；它也不能补足当前 Bank 版未完成的整网 L3 或实板数值失败。[e01、e14—e26]

1.4 竞赛边界

AMD 指南 3.3 允许高级组选用 AMD 器件，要求实际板级运行、源码、验证、构建脚本和 Skill。2023.2 虽非指南推荐的新版本，但属于允许说明后使用的其他版本。本报告据 PDF 原页 22—25 核查评分，不套用其他赛道规则。官方上传要求中的模板、签名授权、视频、仓库和照片仍须单独补齐。

第二章 算法结构与计算量




图 2-1 当前完整 ViT-Tiny 计算结构 具体整数边界见本章

输入 RGB 图像经 PC 端固定预处理形成 224×224×3 字节。16×16 Patch 展开为 196×768 矩阵，Patch 投影输出 196×192；拼入 CLS 并叠加位置编码后形成 197×192。每个 Block 执行 norm1、QKV、三头 Attention、输出投影与残差，再执行 norm2、FC1、GELU、FC2 与第二次残差。最终 norm 只取 CLS 送入 1×192 到 1000 类的 Head。

表 2-1 冻结程序的真实矩阵工作量

类别	M × N × K	命令数	总 MAC 次数
Patch	196 × 192 × 768	1	28,901,376
QKV	197 × 576 × 192	12	261,439,488
QK^T	197 × 197 × 64	36	89,415,936
AV	197 × 64 × 197	36	89,415,936
Projection	197 × 192 × 192	12	87,146,496
FC1	197 × 768 × 192	12	348,585,984
FC2	197 × 192 × 768	12	348,585,984
Head	1 × 1000 × 192	1	192,000
合计	不含辅助算子与搬运	122	1,253,683,200

计算量由 P/data/package/package.json 逐条解析，原始 122 条记录见 gemm_workloads.csv。FC1 与 FC2 各占矩阵 MAC 的约 27.8%，但 MAC 占比不能替代实际周期占比。旧 V4 的 110 条 GEMM、37.05% 局部周期收益不属于这一静态 W8A8 程序，故不混入当前性能结论。[h03]

2.1 W8A8 与 Requant 数值合同

当前采用 input_grid 静态 W8A8 参数，不采用 fc2b7_a16 混合 FP32 候选，也不是逐 Token 动态 INT8。每个 Linear 使用冻结 INT8 权重、输入 Scale/Zero-point 以及逐输出通道量化参数。存储文件中的整数 M、R 与 Bias 是实际接口合同，不能在 RTL 中临时重新估计。[e03、h01、h02]

$$q_{in} = u_{RGB8} - 128,\ s_{in} = \frac{2}{255},\ z_{in} = 0$$

原归一化输入为 2u/255−1，而 q_in·2/255 比它少 1/255，该常量通过 Patch Bias 补偿。Host 实际发送 RGB 字节的有符号编码，不把 JPEG 交给 FPGA 解码。权重 50 个数组未因 input_grid 编码改写，参数文件 SHA 固定。

$$a_j = \Sigma_k x_k\, w_{kj};\ b_j = a_j + B_j$$

$$y_j = sat8(RNE(\frac{b_j\, M_j}{2^{R_j}}) + Z_j)$$

累加在 DSP 内部保留 P48，并检查有效输出可无损解释为 INT32；Bias 相加扩展到 33 位并检查溢出。软件参考用更宽整数计算后显式检查 INT32 边界，不能利用语言回绕掩盖溢出。M 为正的 U31，移位范围 0 至 62；输出饱和到[-128,127]。输入/权重偏移补偿在打包 Bias 中固定，特殊 AV 补偿另行计算，避免重复减 Zero-point。

RNE 为最近偶数舍入：正负数先按幅值求商余数，余数大于半数时进位；恰半时仅奇数商进位，最后恢复符号。它与负数算术右移截断不同。以此保证 Python、RTL 与 LUT 生成器对半值和负值的一致性。

表 2-2 实际整数接口

位置	格式	边界要求
Linear 输入/权重	signed INT8	输入已按本层 Scale 编码
MAC 与 Bias	P48 内部；外部 INT32	K 与 Bias 全域约束及运行溢出检查
RQ 乘积	signed64 重组	4 个部分乘积；不丢低位
输出	signed INT8	RNE、加 Z、饱和顺序固定
原始 QK	INT32 Score	不直接用 INT8 线性 RQ
Softmax/AV	U8 概率；signed 移码	精确补偿使 AV 数学不变

具体参考为 C/software/golden.py，P/rtl/w8_requant_scalar.sv 第 57—81、114—163 行；当前参数合同和 NPZ 分别由[h02、h01]绑定。量化数学规则的相同不代表之后存储/控制修改也已通过整网验证。

2.2 归一化与非线性整数实现

LayerNorm

当前 LayerNorm 不是 FP32 调用。每行 192 维先按本层 MI/RI 重标到 signed24 Q13 网格，T 为 32 位有符号求和，U 为 54 位平方和。用 $V=192U-T^2$避免先除均值造成额外误差，再加入 epsilon 编码 2,473,901。该编码对应冻结 epsilon=10^{-6}及 Q13 和 192 维统计缩放。

$$W = 192U - T^2 + 2473901；\ root = \lfloor\sqrt{W \cdot 2^{16}}\rfloor$$

$$inv = RNE(\frac{2^{53}}{root})；\ n_i = RNE(\frac{(192q_i - T)\ inv}{2^{25}})$$

W 要求小于 2^{62}，平方根操作数扩展到 80 位、root 为 40 位，归一化结果和 gamma/beta 在 Q20 上仿射计算，并通过本层 MO/RO/Z 得到下游 INT8。共享 w8_math 实现多拍精确乘法、除法和平方根；该结构节省并行宽算术，但吞吐代价明显，不能把 GEMM 峰值代表整网。

Softmax 与 AV

QK 的 INT32 Score 按 SM/SR 转为 Q10，减去行最大值后，以非负差值查 Q30 exp 表。差值超过 16384 时输出 0，16385 项查表累计后计算 p=RNE(255·exp/sum)。概率为 U8，16 位 Probability 存储的高字节为 0；独立舍入不保证每行概率码严格和为 255。

AV 送入旧 INT8 核心前将概率移码为 p_s=p_u8−128，并在点积外加 128·ΣV。这样可精确计算原 U8 概率与 INT8 V 的乘积和。这里是已定义的数值补偿，不是另加一个旧 16 路 Q14 AV 模块。当前 Softmax 也不能冒称继承旧 Softmax15 全部物理或周期证据。

GELU 与 Residual

GELU 为每个通道 256 码 LUT，共 768×256=196,608 个 INT8 条目；地址为 channel×256+(x^0x80)。其离线数值近似已被 Golden 固定，运行期没有 FP32 或 tanh 硬件。残差用左右 INT8 与各自 A20/B20 系数形成宽整数和，经 40 位边界检查与重定标输出 INT8。CLS 和位置常量在 Q20 打包，不能省去位置编码。

源码：P/rtl/w8_aux_engine.sv、w8_math.sv；参考：C/software/golden.py、integer_ln.py；参数清单为 parameter_inventory.json。所有本层系数均来自冻结参数，不把 Block0 系数套到后续层。上述为工程合同，不等于证明 1 个百分点精度目标。

第三章 FPGA 整体硬件架构




图 3-1 当前板级候选真实模块与主数据通路

Vivado 顶层为 w8_platform_wrapper，板级计算封装沿 w8_board_core→w8_hosted_core→w8_inference_core→w8_fsm_compute_system 实例连接。下层 w8_compute_system 连接 DDR 读取 DMA、字节 Writer、计算 Tile 和真实 Bank 存储；Tile 在 GEMM、AUX 与 Tensor Move 之间选择。Collector 从实际 ACT 读取最终 1000 个字节，Host 不直接装入预期输出。[e02、e27、e44]

PC 负责冻结预处理、DDR 包传输与读回比较；FPGA 负责程序顺序、整数计算、写回和结果收集。当前传输通道为 JTAG AXI，不含 CPU、PYNQ、PCIe 或相机前端。图中的 DDR 容量标签表示本次输入包大小，不是板载 DDR 总容量。

整体设计没有已验证的全网 LOAD/计算双缓冲重叠：load_ready/cmd_ready 依据 tile_busy、所有权、memory_writes_pending、Writer 和 DMA 状态互斥放行。该简单协议有助于正确性，却限制吞吐，是后续可量化优化点。

3.1 模块实例与版本继承

表 3-1 当前主要模块及继承状态

功能	P 下真实文件	当前作用及验证边界
顶层与 Host	board/w8_board_core.v；rtl/w8_hosted_core.sv	板级封装/CSR/Collector，真实板上读回已执行但数值 FAIL
全网调度	w8_fsm_compute_system.sv； w8_program_sequencer.sv	实际程序 ROM 驱动 13,024 条指令
GEMM 控制	w8_gemm128.sv；w8_quant_tile.sv	8×16 供数、Bias、RQ 与 ACT 写回；局部真实数据测试 PASS
128 MAC	w8_mac_array_local.sv； legacy/v2_mac_group4x8.sv； legacy/v2_c0_mac_cell.sv	复用 C0 及四组阵列，实际 128 DSP 结构通过
整数辅助	w8_aux_engine.sv；w8_math.sv	LN/Softmax/GELU/Residual；C 整网 PASS，P 只有对应局部证据
数据搬运	w8_tensor_move.sv	QKV 拆分、转置及布局转换
Bank	w8_act_local_ram.sv；w8_memories.sv； vendor_byte_banks.v	最新写提交/读延迟/旁路版本；L1/L2 PASS
DMA	legacy/tiny_axi_read_dma.v； tiny_dma_byte_writer.v	AXI512 输入转换为逐字节 Bank 装载
结果	legacy/tiny_result_collector.v； tiny_axi_lite_control_v128.v	1000 码收集/250 字打包/有符号 argmax

P 的 sources.json 与真实实例共核查 25 个计算及板级封装源文件，而不是用工程名称判断网络完整性。当前冻结清单 505 项全部 SHA 一致；实际综合输入另有 172 项 RTL、头文件和初始化数据身份核对。[e01、e02、e37]

历史 C 完成静态 W8A8 整网 Golden；P 保留相同模型/量化参数与 128 MAC 结构，但相对真正 L3 验收对象有 11 个相同、14 个修改或新增的活动源文件。最近一轮 CHANGED_FILES 只有 3 项，不能用它掩盖此前累计接口变动。旧 V4、Softmax15、R1/R2 以及独立 D:/xu 均不能替 P 提供跨版本 PASS。

第四章 128 MAC 计算阵列




图 4-1 8×16 输出驻留阵列 四个 4×8 本地组

Tile 以 8 行 Activation 与 16 列 Weight 为一个输出块，128 个 PE 分别持有一个 C[r,c]累加值。K 推进时，同一行 A 广播给 16 个输出列，同一列 B 广播给 8 个输出行。四个 4×8 组共用数学时序，但采用局部输入寄存和同龄 valid/reset/flush 分发，限制广播末端物理范围。

$$C[r,c] \leftarrow C[r,c] + A[r,k]\,B[k,c]，\ 0 \le r < 8，\ 0 \le c < 16$$

8×16 选择与 16 个字节 Bank、128 位 Weight 读取和既有 4×8 组复用相适配，减少单拍广播输入数量；缺点是 M/N 尾 Tile 和供数、RQ 排出开销。N=197 时列方向需 13 块，填充到 208 列；M=197 行方向需 25 块，填充到 200 行；Head1000 列需 63 块填充到 1008。keep 屏蔽无效结果，不能将填充作为有效计算吞吐。

表 4-1 同为 128 MAC 的理论组织比较

组织	每拍不同 A/B 字节	主要取舍
1×128	1+128=129	适合 M 极小但权重扇出和 128 列供数要求大
2×64	2+64=66	减少行并行度，列方向仍较宽
8×16	8+16=24	复用率较高；行列尾 Tile、缓存和结果队列仍有成本

表 4-1 是假设每拍一个 K、理想广播的理论比较，未对前两种做同条件 P&R。连续 MAC II=1 只覆盖有效 RUN 窗口；完整 Tile 还要装载、clear、排空、Requant 和写回。166.7MHz 下 128 MAC 理论为 21.33GMAC/s，不能写成实测吞吐。

4.1 DSP48E2 流水与累加




图 4-2 单 PE 内部乘法和 P48 反馈数据通路




图 4-3 本地叶寄存到 DSP 累加提交的同龄流水

v2_c0_mac_cell 将 signed8 A/B 分别符号扩展到 30 和 18 位接口，利用 DSP48E2 的有符号 27×18 乘法和 P 寄存反馈。AREG、BREG、MREG、PREG 均为 1，OPMODE=000100101，C 端为 0，P←P+A×B。take 控制输入寄存，v_ab 控制 CEM，v_m 控制 CEP，bubble 不更新累加；commit_valid 表示该拍 CEP 已经提交。

在 DSP 单元边界，e0 输入 A/B，e1 乘积 M，e2 累加 P；包含分组叶寄存后，整体再向前增加一拍，K 和 last 按相同年龄传播。flush/reset 清理有效流水和任务状态。局部复制带 KEEP/DONT_TOUCH，但最终是否复制、DSP 属性是否保留，仍以 mapped/routed 检查为证据。[e38]

实际源码为 legacy/v2_c0_mac_cell.sv 第 6—85 行、v2_mac_group4x8.sv 第 3—47 行、w8_mac_array_local.sv 第 10—77 行。128 个核心 DSP 的 1/1/1/1 已在最终网表结构检查中确认；整机 137 个 DSP 并非 137 MAC，余下 9 个属于其他映射算术，报告不凭数量分配其功能。

4.2 供数缓存与 Bias Requant 写回

w8_gemm128 从真实存储读入 Tile 缓存，并区分普通 Linear、原始 QK 和 AV。A 缓存 768×64 位、B 缓存 768×128 位，覆盖本网络最大 K=768。RUN 阶段同步读后用 read_v0、read_v1 及四个同龄 local_read_v1 补偿数据延迟，CLEAR0/1/2 避免前任务残留；最后有效乘积提交后才进入结果收集。




图 4-4 标量 Requant 流水与行队列的真实组织

w8_rq16 的名称表示 16-lane 行协议，不是 16 个标量 RQ 并行。其 16 项预留行 FIFO 先获取 credit，再接收原始行；验证 expected_tag、keep 和参数后逐 lane 送入共享 12 级 RQ 流水。Tag 比较按 8 组 16 位组织，参数 720 位按 16×45 位分组选择，减少长路径。backpressure 时 CE 同时保持数据、valid、last、tag 及错误状态。

RQ 先把 acc 与 Bias 相加到 33 位检查边界，再通过 17 位分段的四部分乘积构成 signed64。粗/细移位保留 guard 和 sticky 执行 RNE，然后恢复符号、加 Z 与 sat8。它没有改变冻结数学顺序；流水化只改变延迟。AV 另从 weight_sum 生成补偿 Bias，必须与对应 Tile/K 一致。

量化行输出后，GEMM 按实际 M/N 边界把有效字节写回 ACT。DRAIN 要求队列和存储写提交均排空，才向上层报告完成。局部 Head 测试覆盖真实 GEMM、ACT、Collector 和 Host，不使用 Golden 输出填充 ACT；测试范围仍不等于完整 12 层。

依据：w8_quant_tile.sv 第 19—184 行；w8_rq16.sv 第 13—68 行；w8_requant_scalar.sv 第 57—163 行；w8_gemm128.sv 第 37—425 行。完整参数选择与写回地址见活动源文件索引。

第五章 片上存储与 Bank 数据流




图 5-1 主要片上存储类别与访问宽度

表 5-1 逻辑存储容量与布局

类别	逻辑配置	用途及注意事项
ACT / Weight	各 16×64Ki×8；各 1MiB	低 4 位选 bank，行列重排后并行访问
PACK	16×16Ki×8；256KiB	供转置与数据整理
参数 / GELU / Exp	256 / 256 / 128KiB	GELU 实际 196608 字节；Exp 实际 65540 字节
Score / Probability	256 / 128KiB	INT32 Score；U16 容器存 U8 概率
Bias / RQ	4096 / 5760 字节	Bias 允许 distributed RAM；RQ 记录有 padding
程序 ROM	13024×512 位；833536 字节	LOAD/算子命令与 END，不是概念性 FSM
Tile A / B	768×64 / 768×128 位	内部 24 字节/有效 K 拍

表中为 RTL 逻辑分配，不等于物理 BRAM 总和。实际映射受端口宽度、深度、Bank 碎片、DDR IP 和程序 ROM 影响。当前 RAMB36=1129、RAMB18=97，等效 1177.5 个 36Kb 块，占器件 BRAM 约 54.51%；DSP 只占 2%，说明继续增加 MAC 前需要先审查存储容量与搬运。

大型数组通过 ram_style=block 与综合结构检查约束 BRAM 映射；但“所有 LUTRAM 为零”并非本设计目标。最终 LUT as Memory 为 3236，其中 distributed2348、SRL888；Bias 小数组等有明确例外，不能把允许的控制/小存储误判为大缓存回退。

5.1 Bank 写提交与旁路一致性




图 5-2 Bank 本地写寄存和同步读旁路示意

此前 Bank 写使能、地址和字节数据从集中 Writer 直接扩散，形成高扇出或长线。当前 vendor_byte_banks 在每个 Bank 用 we_q、word_q、data_q 捕获请求，下一拍才提交 BRAM，因此逻辑可见性必须显式增加一拍，而不是只插寄存器后假定完成信号不变。

同拍读请求如果命中待提交写，RAM 原生读值与仿真读写模式可能不同。当前实现保留纯同步 q<=bytes[rd_addr]推断形式，将 forward_data/forward_valid 寄存后放在 BRAM 输出外选择，实现规定的写后读可见性。曾把读旁路 mux 写在 q 赋值中导致 LUTRAM 推断失败，此失败记录保留，最终采用外部旁路。[e11、e12]

写请求已被接受后，reset 不能悄悄丢弃提交；31 次“接受后复位”用例和故障注入对此检查。上层用 write_pending 合并局部待写状态，并在 DRAIN/所有权切换前等待，不让下一个 AUX/GEMM 读取旧字节。地址边界、每个 Bank 低位选择及同拍数据优先级均需要逐拍验证。

CASCADE_HEIGHT=2 限制 BRAM 级联，局部寄存减少驱动距离是合理结构性措施；但没有只改变这一项的同条件整机 P&R 对照，不能独立归因“该寄存器使频率提高”。200→166.7MHz 收敛同时涉及真实时钟改变和重新物理实现。

表 5-2 当前 Bank 局部证据

检查	实际规模	结论
接收/写入/复位	462690 字节比较，2395 次写，31 次接受后 reset	PASS 局部
ACT 满深度	65536 个 word，263172 次字节检查	PASS 局部
ACT 接口	153 个响应、9456 字节及 12274 个 scalar 检查	PASS 局部
AUX / Head	1866 值；Head 两任务各 1000 码	PASS 局部；不覆盖完整 12 层

5.2 ACT 地址读取延迟与所有权

ACT 为 16 个字节 Bank。对字节地址 a，bank=a[3:0]、word=a[19:4]，16 个连续字节可用 wide 通道并行读取。标量和宽读在接口中有不同管线：当前记录的接受到标量响应为 5 个边沿、宽响应为 6 个边沿；AUX 与 Move 显式配置对应读取延迟。接受、内部 BRAM 提交与响应有效三个时刻不能混为一拍。

ACT 写入由 raw 请求寄存、本地写队列和 Bank 提交组成，总体接受到提交为两个边沿。wide_mode、碰撞位和 rsp_ready 决定读是否可接收，停顿期间响应必须保持。compute_system 以 compute_owner_q 和 memory_writes_pending 保护 DMA、GEMM、AUX、Move、Host 之间的所有权，Host 结果读要求计算已结束且存储可见。

表 5-3 数据生命周期和复用

对象	产生者 → 使用者	生命周期/复用规则
输入与权重包	PC → DDR → DMA →各 Bank	DDR 包常驻；片上 Weight 按阶段装载复用
主激活/残差	Patch/Projection/FC2 → ACT → LN/残差	由程序地址控制复用；未用完不能覆盖
Q/K/V 与转置	QKV → Move/PACK → QK/AV	按 Head 拆分和布局转换
Score 与概率	QK → Score → Softmax → Probability → AV	按 Head/阶段复用，不是 FP32 矩阵
量化及非线性参数	DDR → Bias/RQ/参数/LUT	当前命令前装载；写提交排空后才能消费
最终分类	Head → ACT 0x84000 → Collector → CSR	1000 码收集完成后供 Host 读取

这套内存没有被强行替换成早期独立 v2_gemm128_memory：当前 W8A8 板级快照使用自己的 w8_memories、ACT 及动态字节 Bank 链路。报告以真实实例为准，不把旧 R2 完整 tiny_compute_buffers 实验与当前 W8A8 写成同一份源代码。

实现证据：P/rtl/w8_act_local_ram.sv 第 26—122 行；w8_compute_system.sv 第 44—131 行；vendor_byte_banks.v 第 22—53 行；w8_memories.sv 第 2—148 行。当前相对 C 累计 14 项修改/新增，最新 P 完整 L3 仍 NOT_RUN。[e37]

第六章 控制调度与数据传输




图 6-1 实际顺序调度与写提交排空流程

w8_program_sequencer 通过$readmemh 加载 512 位指令 ROM，状态为 IDLE、FETCH、DECODE、CSEND/CWAIT、LSEND/LWAIT 和 ADVANCE。部分历史注释称“无程序 ROM”，与当前实际代码不符；本稿按真实实例说明。固定程序包含 323 次 LOAD、12700 次非 LOAD 命令及 1 条 END。

每条计算命令先经 w8_command_check 完成维度、地址、乘积范围等检查，非法命令在产生副作用前拒绝。w8_compute_tile 再路由到 GEMM、AUX 或 Move，等待运算及写提交排空。为了保证跨算子数据可见，当前 LOAD 和计算严格互斥，不宣称实现了未验证的全网预取重叠。

AXI 读取 DMA 发出 512 位、ARsize=6 的 64 字节传输，检查对齐、4KiB 边界、响应错误和 last。返回 Beat 由 tiny_dma_byte_writer 逐字节写入对应 Bank，接受新 Beat 依赖 Writer 空闲。AXI 总线 512 位只是接口宽度；当前不能据此宣称每拍 64 字节连续存储吞吐。

程序常量、地址和参数被打包在 ddr.bin 及 program 文件，数据包为 8,990,912 字节。通过 JTAG 上传加读回的时间含验证开销；它不是 DDR 峰值带宽，也不能与 FPGA 内核周期直接相加推算稳定 FPS。

降频准备入口为 experiments/full128_downclock_bit_20261102/prepare_integer_clock.py（e43）；对应板级构建 Tcl 和同一实验的 board_kit_166p7/first_test.tcl、host_w8.tcl 负责实现与板测。报告仅审查已有产物，不在本轮重新执行这些硬件或构建动作。

6.1 时钟复位 CDC 与 Host 协议




图 6-2 真实时钟来源与各域接口边界

板载 250MHz 差分输入驱动 DDR4 IP；MIG UI 为 300MHz，Host 由调试时钟得到 75MHz，compute Clock Wizard 从 300MHz 经 MMCM M=10、D=3、O=6 得到 1000MHz VCO 及 166.6667MHz 输出。D 与旧 200MHz 候选相比实际改了 Clock IP 并重新综合/布局布线，不是仅改 XDC。

LOCKED 及各域复位由 IP 复位网络管理，AUX 复位极性修复已保留。AXI 宽度转换、异步时钟转换与 FIFO 由真实厂商 IP 实现。有效 XDC Setup 用户 uncertainty=0.100ns，Hold=0.050ns，最终路径还叠加时钟抖动等项。频率 CSR 只表示配置身份，不能当作外部测频。

表 6-1 Host CSR 与结果 ABI 相对 0x80000000

偏移	内容	规则/本次实板值
0x00 / 0x04	启动/状态	start=1；空闲 reset=2；状态 busy/done/error/cal/valid
0x08 / 0x0c	top1 / max_logit	有符号比较；实板 65 / 87
0x10..0x1c	job/core 64 位计数	低/高字读取；不含上传和 Host 结果传输
0x20 / 0x24 / 0x28	retired / commands / loads	13023 / 12700 / 323
0x2c / 0x30	指令数 / 输出数	13024 / 1000
0x34 / 0x38 / 0x3c	身份 / 频率 / MAC	0x56313238 / 166666666 / 128
0x1000..0x13e4	250 个 32 位结果字	每字 4 个 little-endian INT8，依类别顺序

AXI-Lite 独立捕获 AW 和 W，B/R 响应在背压时保持；Collector 读取真实 ACT 并打包，argmax 并列时取先出现的类别。对 ABI、DDR 校准、忙/错状态的保护条件不能为方便测试而删除。

第七章 功能与量化验证




图 7-1 固定 512 张确认集 Top-1 实际目标仍未达成

CONFIRMATION.json 及其原生退出记录对应同一固定 512 张确认集：FP32 为 383/512，74.8046875%；W8A8 为 377/512，73.6328125%。差 6 张，即 1.171875 个百分点。该结果是样本确认，不是 ImageNet 验证集 50000 张精度；全量评测 NOT_RUN。Top-1 目标不超过 1 个百分点应明确标 FAIL，用户接受当前基线并不改变这个事实。[e03—e05]

表 7-1 功能验证对象与结果

对象	真实覆盖	状态
历史 C jointfix 整网	257 检查点/11532400 值/1000 实际 Host 输出	PASS 历史精确绑定
历史原生仿真	104355.831 秒；xsim/kernel 退出与 dump 检查	PASS 工具验收
当前 P Bank 及算子	21 次有限 XSim 运行含 8 次预期负例故障注入	PASS 对应 L1/L2
当前 P 完整 12 层 L3	相对 C 有 14 项活动源码修改/新增	NOT_RUN 不跨版本继承
首次板级固定输入	1000 读回；921 项与 Golden 不同	FAIL

C 的实际周期为 1,282,750,775，其中 LOAD 10,209,170、compute 1,272,460,010、schedule 77,817，Collector 另计 2000。前三项互斥统计，compute 包含所有算子和等待，日志不能据此拆出独立 LN/Softmax/GELU 周期。运行约 29 小时是仿真耗时，不是硬件推理延迟。[e06—e10]

故障检查包括输出 checker 篡改索引 37，以及局部 DDR SLVERR 等；它们不等于第二次完整错误期望网络仿真。对每次 FI，报告“错误被检出”的 checker PASS，并保留负例日志，不把预期 Fatal 误判为正常数值输出 PASS。

7.1 完整整机资源与布线时序




图 7-2 完整板级 200MHz 失败与 166.7MHz 通过的真实时序

表 7-2 两个完整板级实现结果

项目	200MHz 历史 Route	166.6667MHz 当前 D
WNS / TNS ns	−0.583 / −217.731	+0.073 / 0
Setup 负端点	1744 / 223283	0 / 223194
WHS / THS ns	+0.005 / 0	+0.005 / 0
Hold 负端点	0 / 222374	0 / 222285
WPWS / 脉宽失败	+0.039ns / 0	+0.039ns / 0
布通 / 可布网络	124191 / 124191	123520 / 123520
LUT / Register	49874 / 59120	49299 / 59093
DSP / RAMB36 / RAMB18	137 / 1129 / 97	137 / 1129 / 97
URAM / 结果	0 / TIMING_FAIL	0 / BITSTREAM_GENERATED

当前 LUT 占 4.17%，Register 占 2.50%，DSP 占 2.00%，BRAM36 等效占 54.51%。报告中的 59,093 为 CLB Registers，其中 Flip-Flop 59,092 和 1 个 AND/OR 寄存单元，无锁存器。137 个 DSP 中的 128 个用于 MAC 阵列，其他映射算术另计。

全部适用时钟检查后，D 没有未布通网络，no_clock、意外内部 unconstrained、generated-clock 错误和组合环检查为 0。sys_rst 无输入延迟与 DDR reset 输出无输出延迟属于已说明的异步复位边界；没有为数据通路新加虚假 false path 或 multicycle。[e15—e23、e38—e40]

7.2 关键路径与告警审查



图 7-3 当前最差 Setup 数据延迟分解 主要为布线延迟

166.7MHz 最差路径为 gemm/wb_addr_q_reg[9]到 gemm/state_reg[0]_replica_8 的 CE，10 级逻辑，数据延迟 5.781ns，其中 Cell 1.125ns、Net 4.656ns，Net 约 80.54%；skew +0.085ns，总 uncertainty 0.171ns。WNS 仅+0.073ns，仍是低余量版本，不能预测 200MHz 只需某一处寄存器就必然通过。[e17]

表 7-3 路径族查询的最差 Setup 与 Hold ns

路径族	Setup	Hold
BRAM 地址 / DSP 控制	+0.142 / +1.134	+0.042 / +0.051
MAC / Bias-RQ	+1.266 / +0.417	+0.037 / +0.005
AUX / Scheduler	+0.756 / +0.422	+0.012 / +0.017
写回 Move / ACT→A-cache	+1.603 / +1.529	+0.011 / +0.038
ACT 请求 / Bank 请求	+0.467 / +0.151	+0.034 / +0.196
DMA Writer	+0.629	+0.017

路径族表是特定 get_pins 筛选集合，并非全局 WNS 分解。例如 BRAM_to_DSP 筛选无匹配应记 NOT_PRESENT，不能写成系统没有 BRAM 瓶颈。200MHz 最差 Weight BRAM 路径为 4.656ns 数据延迟，其中 3.273ns 为 Net，另有程序 BRAM、GELU、ACT 和 reset/control 违例；修复不能只盯乘加核心。

DRC 为 0 Error、0 Critical、17 Warning 和 128 Advisory。Warning 族包括 DPIP-2、DPOP-3/4、PDCN-1569、REQP-1857/1858 及 RTSTAT-10；AVAL-155 为 128 条 Advisory。CDC 为 206 条 CDC-3 Info、17 条 CDC-9 Info 和 4 条 CDC-15 Warning，后者位于 vendor Debug Hub CMD6 FIFO。已有 WARNING_REVIEW 分类，但不能描述为零告警或已用实板证明全部无害。[e20、e21、e24]

7.3 首次真实板级测试结果




图 7-4 首次实板与 Golden 的 1000 码比较 横纵坐标均为 signed INT8

VCU118 已实际下载对应 Bitstream，Hardware Manager 截图显示 Programmed、MIG CAL PASS 及 JTAG AXI 对象。first_test 进入分类结果对比，随后保存的只读诊断分别读取 250 个 32 位字，两遍共 2000 码。两遍之间零差异，说明该次结果读取稳定；这不证明结果数值正确。[e27—e32]

表 7-4 同一完成任务的实际读回

项目	实测结果
全部码比较	1000 项中 921 项不同；79 项相同
首个差异	index0：actual 18/0x12；expected 13/0x0d
Top-1 / 最大码	两者 Top-1 均 65；实际最大 87，Golden 最大 91
误差统计	最大绝对码差 21；MAE 4.065；RMS 5.225227
稳定性	pass1 与 pass2：1000 项零差异
任务计数	retired13023；commands12700；loads323；results1000
core / job 周期	1306518791 / 1306524792

按配置 6ns 推导，失败任务 core 约 7.839112746 秒、job 约 7.839148752 秒，后者多 6001 拍。该值仅是失败任务计数及配置频率换算，不是已验收推理 FPS；没有稳态多次测量或功耗数据。固定图像标签 65 且预测也为 65，不能抵消 921 项逐位差异。

检查全部 24 种字内字节排列也不能完全匹配；稳定读取和最大码变化只缩小问题范围，尚不能确认是 Bank、时序、DDR、量化参数还是其他原因。根因为 UNKNOWN，未发布修复成功结论。

7.4 数值故障定位与当前回归边界




图 7-5 板级故障定位流程和会话连续性保护

首次结果取证之后，用户确认曾重新下载、断电或复位。重新绑定唯一 AXI 后，身份、频率和 MAC 元数据正确，但状态 0x08、retired 和 loads 清零。此时 340 个 DDR 单字抽样全部不同，出现 0、FFFFFFFF 与 33333333 等模式。它只描述新的空闲会话，不能倒推首次推理 921 项错误由 DDR 损坏引起。[e32、e33]




图 7-6 历史全网与当前定向回归的覆盖分开记录

当前定向 RTL 回归于 17:47 开始，使用 P 精确同源计算/板核、真实 DSP48E2 与 UNISIM 模型以及冻结 DDR 包的 AXI 协议模型；最多 20 检查点、989142 个值，范围到 Block0 结束，不包含实际 MIG、MMCM 或物理 CDC。报告 19:36 截点已通过 8 个检查点，共 355787 值；最新通过 attn0.1.score，进度 pc490、48,000,000 周期。尚未发现差异，状态 RUNNING，不是整网 PASS。[e34—e36]

原有进程由独立监控保持，本次报告任务不终止、不重启、不改变输入。后续若在首个不一致处停止，应先核对字节、地址、写提交和消费者读延迟，再对受影响模块短测；若 20 点均通过，也只能缩小到模型覆盖后的范围，不能签收全部 12 层或板级 DDR。

第八章 优化特点与工程价值

表 8-1 可追溯的技术特点 不把通用技术包装为原创发明

问题	具体方法与基线区别	证据与限制
乘加流水/有效年龄	C0 P48 反馈、1/1/1/1 及四个 4×8 局部组	128 DSP 映射与局部前缀对拍；DSP 流水本身为通用技术
供数复用	8A+16B 广播到 128 输出；真实 A/B 缓存	源代码和局部供数验证；未达到整网峰值利用率
Bank 长线和写可见性	本地写寄存、外部同步读旁路、pending 排空	局部/深度/复位 FI 通过；新 L3 和实板仍未通过
精确整数算子	冻结 RNE、整数 LN、Softmax、GELU 及 AV 移码补偿	C 历史 L3 通过；512 张精度损失 1.171875 个百分点
实现与证据闭环	源 SHA→原生退出→数值→布线→实板分层	166.7MHz 物理通过；当前板级 FAIL 如实保留

8.1 能确认的优化收益

当前真实物理比较证明：200MHz 同类全板候选 Setup 失败，而实际降频并重建后的 166.7MHz 完整候选全部 Setup/Hold 和脉宽检查通过，成功生成 Bitstream。这是工程交付收益，代价是计算周期对应时间增加约 20%；没有仅改变 Bank 寄存或单个策略的隔离实验，故不做单因素频率归因。

理论矩阵工作量除以 128 给出约 979 万有效 MAC 拍的下界；历史整网却为 12.83 亿拍，表明整体受辅助串行算术、数据搬运、RQ/写回及调度开销影响。现有整网日志没有足够的独立算子周期分解，不能自行把差额分配到 LN 或 Softmax。下一轮应在真实模块边界加计数并验证重叠关系，再决定优化顺序。

8.2 不足与可复用性

本地复制、BRAM 同步读模板、写提交一致性和分层 Golden 方法可以复用，已提炼为独立 Skill。但未获得本版实板数值通过、稳定 FPS 或能效，不能宣称实时、高效领先或达到竞赛性能目标。工程特色在完整链路与可追溯验证，而非已证实的新颖算子或最优阵列。

第九章 自主设计与大模型协作

9.1 实际职责和贡献审核

依据参赛者的项目声明，参赛者负责 ViT 计算需求、整体架构、PE/存储数据流、关键 RTL 设计与方案取舍，并参与评审和实际板级操作。Codex 用于实现辅助、代码审查、Python Golden、Testbench、Tcl 自动化、资源/时序分析及板级故障定位。具体哪些行由参赛者独立编写，不能仅从最终文件倒推出。

表 9-1 贡献描述与证据强度

内容	可核查记录	报告采用的表述
架构与目标决策	对话中批准 128 MAC、冻结数值与串行构建、要求保留证据	参赛者主导目标与技术取舍
关键计算 RTL	实际 C0/阵列/GEMM 源码、验证和网表	真实设计存在；逐行自主编写归属需人工确认
AI 辅助实现/检查	实验 run.py、Testbench、Vivado 脚本与迭代记录	Codex 辅助或共同迭代，不能全部归为手写
Golden 与故障注入	历史原生日志、源绑定、checker 测试	AI 辅助自动化；人工审核验收边界
实际上板	用户 Hardware Manager 截图、Tcl 输出和会话说明	参赛者执行硬件操作，Codex 辅助分析
历史版本作者	Git 近期提交作者均为 Codex；大量实验未追踪	Git 不支持个人逐行署名；需补设计笔记/原始提交

9.2 典型协作纠错

BRAM 旁路最初放在同步读赋值内导致存储推断问题，后通过保持纯 RAM 读模板、外置旁路并运行逐拍测试恢复结构。另一例是初次 921 项实板差异：AI 辅助生成只读双次结果取证，而非重算覆盖现场；用户之后复位导致会话变化，分析明确撤回“后续 DDR 样本可直接解释首次错误”的潜在推断。这些记录体现 AI 需接受数值、结构和会话边界的约束。

本次文档及 Skill 整理也由 Codex 辅助完成。报告不删除 AI 协作事实，不提供未经核验的“全部原创”或手写比例。contribution_review.md 列出待人工确认项，建议提交前由每名成员签认负责模块和原始证据。

9.3 可复用 Skill 及使用证据

表 9-2 本次整理的三个 Skill 候选

目录	输入与输出	实际证据及边界
fpga-golden-check	expected/actual 字节与原生退出记录→首差异/数量/状态	历史 257 点流程与 1000 码取证；不重新运行 RTL
vivado-evidence-audit	原始时序/资源/时钟与 SHA→分阶段检查	实际 200/166.7MHz 报告；DRC/CDC 另需人工分类
fpga-board-diagnosis	ABI/状态/会话/双读回→分阶段诊断	本次实板 921 错例；不包含自动硬件写命令

每个目录提供 SKILL.md、README、scripts/check.py 和 references/evidence.md。依赖为 Python 标准库；输入为冻结文件副本，输出为 JSON 及人工审核建议。该打包是本次新增产物，来自本工程已使用流程，不宣称已经在其他工程独立验证。跨项目验证 NOT_RUN，板级根因修复同样未完成。

本轮只运行 15 项离线 helper 自测：真实 1000 码同码比较、索引 37 位翻转、921 项实板差异再现、数量不等、原生 exit0 但有 dump 拒绝、实际 Timing Summary 解析、负 Setup/Hold/Pulse 及非零 TNS/THS/TPWS 注入、板级 FAIL 保留与复位后因果保护。15/15 通过不等于新跑了 15 项 FPGA 功能测试。[skill/selftest_results.json]

9.4 适用条件与失败处理

Golden Skill 要求单行双十六进制字节，不自动猜测有符号文本、端序或输出长度。Timing Skill 必须先绑定源和约束，原始表格未唯一匹配时停止；即使 Setup/Hold 全过，也不省略路由、时钟、DRC、CDC 和功能检查。Board Skill 在会话连续性缺失、AXI 句柄不唯一、DDR 未校准或 busy/error 状态时阻断后续操作，禁止为了得到 PASS 移除保护。

大模型可快速提出修改和脚本，但无法以自然语言保证全域数值正确或时序收敛。所有修改必须通过对应级别的测试；工具崩溃、dump、测试未运行和缺失输入不能用 AI 判断代替。官方 15 分大模型协作与 Skill 评分的可提交证据包括上述包、原始失败及修正记录，仍需参赛者补充授权、简化使用演示与贡献签认。

第十章 总结与后续工作

本作品已经形成完整 ViT-Tiny W8A8 计算和控制源码、真实 128 MAC DSP 阵列、多类 Bank 存储、DDR/Host/Collector 板级工程，以及可核查的 Golden 与物理实现材料。当前 166.7MHz 完整整机布线和时序通过，Bitstream 已生成并实际下载；历史 C 完整 RTL Golden 通过。当前 P 的整网与实板数值仍不能签收，这是作品当前最重要的短板。

10.1 下一步优先级

先等待当前定向回归自然结束并保存原生退出及首差异，结合与 C 的 14 项活动源差异，限定到真实发生偏差的层、地址和周期。若修改存储/控制，先完成受影响模块、真实供数写回与故障注入，再进行当前版完整 L3；硬件重建后的实板需同会话重新上传校验并读取全部 1000 码，不能仅看 top1。

板级逐位通过后，再对固定输入及多图重复运行统计内核与端到端时延、FPS 和功耗，单独记录上传、计算、收集与读取。200MHz 优化围绕真实 BRAM/程序/GELU/ACT/CE 路径族和物理局部性，不因 MAC 已有正余量就停止检查所有时钟域。256 MAC 仅为未来探索，不属于已完成工作。

表 10-1 对照高级组评分的证据完整度

评分项	分值	现有证据及缺口
创新性与应用价值	30	完整 ViT 数据流/Bank 一致性有源码；独立原创性与应用场景需人工补证
性能与资源优化	20	全板时序/资源已齐；正确推理 FPS、功耗和单因素收益不足
功能正确与完整	20	历史 L3、当前局部、真实板测齐；当前板级 FAIL/新 L3 未签收
大模型协作与 Skill	15	三包及 15 项离线自测；逐人贡献与跨工程复用仍待核实
文档质量与复现	15	报告/图/证据/脚本已整理；官方模板、仓库许可及上传附件待完成

不建议在报告中用预计修复、待测性能或理论峰值填补上述缺口。若截止前故障仍未解决，应在视频和报告展示可验证的下载、校准、Host 读回与失败定位过程，并明确推理数值未通过，避免将调试现象包装成成功演示。

参考文献与复现边界

[1] Dosovitskiy A, et al. An Image is Worth 16x16 Words: Transformers for Image Recognition at Scale. ICLR, 2021. https://arxiv.org/abs/2010.11929 （模型计算背景）

[2] Jacob B, et al. Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference. CVPR, 2018. https://arxiv.org/abs/1712.05877 （整数仿射量化背景；本工程未据此声称复现 QAT）

[3] AMD. UltraScale Architecture DSP Slice User Guide UG579, v1.11, 2021. https://docs.amd.com/api/khub/documents/pTysoma4TYgNH95BrY1Sbw/content （DSP48E2 寄存与乘法结构）

[4] AMD. Vivado Design Suite User Guide Synthesis UG901, 2023.2. https://docs.amd.com/r/2023.2-English/ug901-vivado-synthesis/Vivado-Synthesis （RAM 推断与属性；实际结果以本地网表为准）

[5] AMD. Vivado Design Suite Properties Reference Guide UG912, 2022.1. https://www.xilinx.com/support/documents/sw_manuals/xilinx2022_1/ug912-vivado-properties.pdf （实现属性背景）

[6] 2026 FPGA 创新设计赛道选题指南 AMD，用户提供 AMD.pdf，共 28 页，重点 PDF22—25 页、3.3 节。文件 SHA 见 official_sources.json。

[7] 2026 FPGA 创新设计赛道作品上传要求，用户提供 PDF，共 3 页。文件 SHA 见 official_sources.json。

[8] 本工程冻结源码、参数、仿真和实现原始记录，证据[e01]—[e44]、[h01]—[h08]，完整索引见 report/evidence_index.md。

复现与操作限制

先核对 P 的 SOURCE_MANIFEST、D 的 ACTUAL_SYNTH_INPUTS_166 与交付 SHA，使用 Vivado 2023.2 相同器件与 IP。重建必须恢复 IP 作用域、生成时钟和用户 uncertainty；effective_final.xdc 是审查快照，不能把它单独读入其他网表替代完整工程。任何重新仿真、构建和上板操作均应作为新的授权实验执行，本次报告未执行。

PC 仅 16GB，D 构建已有进程私有内存峰值 9.918GiB、工作集 8.977GiB、系统 Commit 峰值 26.291GiB，现有约 16GiB 页面文件下发生换页。后续 Vivado 重任务必须串行并监控 Commit/磁盘；不能把环境失败判定为架构物理不可实现。

Vivado 生成 IP、厂商板级描述、预训练权重、图像数据与参赛者代码的许可不同。板级描述具有 Apache-2.0 文件不意味着整个仓库都可重授权；根目录未见统一 LICENSE。提交公开仓库或源码 RAR 前需确认第三方再分发权限，权重/数据可用下载索引与 SHA 替代不允许分发的原件。

附录 关键身份与提交清单

表 A-1 本报告绑定的关键 SHA256

对象	SHA256
P 冻结清单 505 项	bd2004660656ea2f950d7957014924d588e469345cc1ab6fb69e3489eeec8cc8
整数参数 NPZ	67bbc4304975bd0882b7e5f665982fc97eaecc8986ed59ba7c0e28cfb501f415
166.7MHz Bitstream	928403c3745abe5b18b57088eaaa1fdb3a181343661a60421b4346aee42d0905
166.7MHz 最终 DCP	25c8f75978fb10f65acb18292bb39930801118c4dd43f16201db1370ba001027
DDR 包 8990912 字节	1de3ad14541283d55b581cbb534ca2575383faa1cfd23e63f23a862e5062aa79
1000 码 Golden	1117a30836ab44cc1b1585884e7c5e41524cf2558636d821047b8a58f3ce64a2

工程根 D:/fpga/vit_tiny_vcu118。当前 Git 分支 codex/vit-tiny-vcu118，HEAD 2cdbc5b7fd03084d545686ce255fa76574829350；本次新报告不修改既有追踪文件。实验快照大量未追踪，故源身份以 SHA 清单而非仅 HEAD 为准。所有原始文件完整路径、修改时间、字节数和证据副本在 evidence/audit_facts.json 中。

表 A-2 官方上传附件核对

材料	本次交付/当前状态
PDF 设计报告≤50MB	本次生成；官方指定模板未取得，需人工最终套核
视频 MP4 H264≤300MB，建议≤3 分钟	NOT_RUN；需展示真实设备、操作和输出，不掩盖 FAIL
源码 RAR≤200MB 与仓库链接	本次未打大包/未发布；需排除凭据、无权分发的 IP/权重
签字授权书	未提供；需参赛者签署
整机/板卡近照	需人工补充，不生成虚假照片
Skill/README/构建与测试脚本	报告交付区含三包；完整构建源码保留原工程索引
队伍署名、贡献签认、海报	需参赛者确认；是否要求海报以赛道页面为准

上传材料截至 2026 年 11 月 4 日 18 时。报告为如实的阶段性技术作品材料，不能代替最终板级通过证明、权利声明或报名信息。若后续得到新结果，必须新建补充版本，保留本次失败和取证时间，不回写历史日志。