République Algérienne Démocratique et Populaire

Ministère de l'Enseignement Supérieur

De la recherche Scientifique

Université 20 Aout 1955 SKIKDA

Faculté : ***Des Sciences Techniques***

Département de : Génie électrique

Spécialité : M1 Systèmes des Télécommunications

Groupe : 02

TP N°4 circuit programmables FPGA

Description d'un comparateur en VHDL



Réalisé par :

- Dramane Diarra
- Bouazizi Oussama
- Joël Poudiougo

Dirigé par :

Dr. Ganouche

2019-2020

Description d'un comparateur en VHDL

I. Introduction

Un comparateur est un circuit logique qui permet de comparer deux nombres de n bits. Les comparateurs sont très utilisés dans la conception d'un microprocesseur.

Il existe des comparateurs sous forme de circuit intégré comme le CMOS 4063, le CMOS 4585 et le TTL 7485.

II. But du TP

Dans ce TP nous allons tout d'abord décrire en langage VHDL le comportement d'un comparateur de deux nombres à deux bits, puis nous éditerons cette description afin de réaliser la description d'un comparateur de deux nombres à quatre bits.

III. Rappels théoriques

Un comparateur est un circuit qui prend à l'entrée deux nombres binaires et permet de dire toutes les relations d'égalité ou d'inégalité entre ces deux entrées.

Si A et B sont les deux entrées du comparateur, à la sortie de celui-ci, on peut obtenir trois sorties (s, e et i) différentes décrivant les relations entre A et B. La sortie s reçoit '1' si le nombre A > B, la sortie e reçoit '1' si A = B et la sortie i reçoit '1' si A < B.



Figure 1: comparateur de deux nombres à deux bits

La figure ci-dessous montre la comparaison de A et B :

Figure 2: les différentes combinaisons des entrées d'un comparateur de deux nombres à deux bits

On peut bien visualiser sur la figure 2, par exemple le début A=11 et B=11 qui montre l'égalité e=1, s=0 et i=0 ainsi de suite pour les autres cas.

- Comparateur de deux nombres à quatre bits :

On modifie le programme précèdent pour réaliser ensuite un comparateur de deux à quatre bits.

La description en VHDL d'un comparateur de deux nombres à quatre bits est le suivant :

```
1    library ieee;
2    use ieee.std_logic_1164.all;
3        entity comp4bit is
4            port(a, b : in std_logic_vector(3 downto 0);
5                s, e, i : out std_logic);
6        end comp4bit;
7        architecture rr of comp4bit is
8        begin
9            s<='1' when a>b else '0';
10           e<='1' when a=b else '0';
11           i<='1' when a<b else '0';
12       end rr;
13
```

La figure ci-dessous illustre les différentes sorties en fonction des différentes combinaisons des entrées :



Figure 3: les différentes combinaisons des entrées d'un comparateur de deux nombres à quatre bits

Conclusion

Le circuit FPGA est un circuit logique programmable à structure électronique complexe. On peut grâce à un langage de description matériel décrire le comportement du circuit. Il est possible de le programmer en tant que circuit additionneur, comparateur ou toute circuit dont le comportement peux être décrite par une fonction logique.

Dans notre cas, nous avons programmé notre circuit FPGA en tant que comparateur, et nous avons simulé son comportement à l'aide du logiciel ModelSim.