

时钟脉冲 (CP)	高位状态 $Q_7Q_6Q_5Q_4$ (U2)	低位状态 $Q_3Q_2Q_1Q_0$ (U1)	十六进制 (HEX)	十进制 (DEC)	备注
0	0100	1001	49H	73	起始预置数
1	0100	1010	4AH	74	
2	0100	1011	4BH	75	
...	...	...	...	...	...
6	0100	1111	4FH	79	U1 满, 准备进位
7	0101	0000	50H	80	U2 递增
...	...	...	...	...	...
22	0101	1111	5FH	95	U1 再满, 准备进位
23	0110	0000	60H	96	Q_5 变为 1
...	...	...	...	...	...
30	0110	0111	67H	103	
31	0110	1000	68H	104	反馈生效 ($\sim LOAD = 0$)
32 (即0)	0100	1001	49H	73	同步跳回起始态

3. 实验分析结论

- 逻辑功能：**该电路是由两片 74161 组成的同步级联、采用置数法 (Load) 实现的任意进制计数器。
- 计数范围：**十进制状态从 **73** 计数到 **104**。
- 模值：**该计数器为 **32 进制** 计数器 ($M = 32$) 。
- 反馈分析：**当计数器达到 68H 时, 与非门检测到 Q_5 和 Q_3 同时为高电平, 向预置端 $\sim LOAD$ 发出低电平信号。在下一个 CP 上升沿到来时, 芯片将 $D_7 \dots D_0$ 输入的初始值 (49H) 重新装载, 从而实现循环计数。