

2.4 习题解答

2-1 在实际应用中, 为避免外界干扰的影响, 有时将与非门多余的输入端与输入信号输入端并联使用, 这时对前级和与非门有无影响?

解: 有影响。这将使前级拉电流负载随并联输入端数量的增加而成正比例增加。

2-2 在用或非门时, 对多余输入端的处理方法同与非门的处理方法有什么区别?

解: 对或非门, 多余输入端一般接低电平, 否则输出端将永远固定为低电平。而与非门的多余输入端必须接高电平。

2-3 用 CMOS 门电路实现逻辑函数表达式 $F = \overline{A+B+C}$, 画出电路原理图。

解: CMOS 门电路原理图如图 2-29 所示。




图 2-29 习题 2-3 的图

2-4 图 2-30 中, (a)、(b) 和 (c) 三个逻辑电路的功能是否一样? 分别写出 F_1 、 F_2 和 F_3 的逻辑函数表达式。




图 2-30 习题 2-4 的图

解: 根据门电路的功能和 OD 门线与的特点, 可以写出:

$$F_1 = \overline{AB} \cdot \overline{AC} = \overline{AB + AC}$$

$$F_2 = \overline{AB + AC}$$

$$F_3 = \overline{AB} \cdot \overline{AC} = \overline{AB + AC}$$

因为 $F_1=F_2=F_3$ ，说明三个电路的逻辑功能是一样的。

2-5 图 2-31 所示的逻辑门均为 CMOS 门电路，假设二极管是理想的。试分析各门电路的逻辑功能，写出输出 $F_1 \sim F_4$ 的逻辑函数表达式。




图 2-31 习题 2-5 的图

解：由图 2-31 分别写出：

$$F_1 = \overline{A \cdot B \cdot C \cdot D \cdot E}$$

$$F_2 = \overline{A + B + C + D + E}$$

$$F_3 = \overline{A \cdot B \cdot C + D \cdot E \cdot F}$$

$$F_4 = \overline{A + B + C \cdot D + E + F}$$

2-6 写出图 2-32 中各 CMOS 门电路输出 F_1 、 F_2 、 F_3 的逻辑函数表达式。




图 2-32 习题 2-6 的图

解：图 2-32 (a) 中的 $C=1$ 时，最上面的 PMOS 管和最下面的 NMOS 管都导通， $F_1 = \overline{A}$ ； $C=0$ 时，最上面的 PMOS 管和最下面的 NMOS 管都不导通，输出 F 呈现高阻态。

图 2-32 (b) 中的 $A=1$ 时，传输门 TG 导通，MOS 管不导通， $F_2 = \overline{B}$ ； $A=0$ 时，TG 截止，MOS 管导通，MOS 管构成 CMOS 非门，此时 $F_2 = B$ 。

图 2-32 (c) 中的传输门 TG 始终导通， $F_3 = A \oplus 1 = \overline{A}$ 。

2-7 已知几种门电路及其输入 A、B 的波形如图 2-33 (a)、(b) 所示, 试分别写出输出 $F_1 \sim F_5$ 的逻辑函数表达式, 并画出它们的波形。




图 2-33 习题 2-7 的图 1

解: $F_1 = \overline{A}B$, 有 0 为 1, 全 1 为 0。

$F_2 = \overline{A+B}$, 有 1 为 0, 全 0 为 1。

$F_3 = \overline{\overline{A+B}} = AB$, 有 0 为 0, 全 1 为 1。

$F_4 = \overline{\overline{A} \cdot \overline{B}} = A+B$, 有 1 为 1, 全 0 为 0。

$F_5 = A \oplus B = \overline{A}B + A\overline{B}$, 相同为 0, 不同为 1。

输出波形如图 2-34 所示。




图 2-34 习题 2-7 的图 2

2-8 试说明下列各种门电路中哪些可以将输出端并联使用 (输入端的状态不一定相同):

- (1) TTL 与非门;
- (2) TTL 门电路的三态输出门;
- (3) CMOS 门电路的 OD 门;
- (4) CMOS 门电路的三态输出门。

解: (1) TTL 与非门不允许将输出端直接连在一起来实现线与。因为这些具有推拉式输出级的门电路, 无论输出高电平还是输出低电平, 其输出电阻都很小。若把两个 TTL 与非门输出端直接并联, 当一个门的输出为高电平, 而另一个门的输出为低电平时, 会在电源和地之间形成一个低阻通路, 如图 2-35 所示。在这个低阻通路中将产生一个很大电流, 这个电流会抬高导通门的输出低电平, 造成并联输出, 既非 0 又非 1, 破坏了逻辑关系, 更会因功耗过大从而损坏截止门中的导通管 VT_4 。

(2)、(3)、(4) 门电路都可以将输出端并联使用。

2-9 分析图 2-36 所示电路的逻辑功能, 并写出逻辑函数表达式。





图 2-35 习题 2-8 的图

图 2-36 习题 2-9 的图

解：电路由两级 OD 门组成，逻辑函数表达式为

$$F = \overline{\overline{AC}} \cdot \overline{\overline{BD}}$$

实现了逻辑或运算功能。

2-10 在图 2-37 电路中, G_1 、 G_2 是两个漏极开路与非门, 假设每个门在输出低电平时的最大电流为 $I_{OLmax}=8\text{mA}$, 输出高电平时的最大电流为 $I_{OHmax}=10\mu\text{A}$ 。 $G_3\sim G_6$ 是 4 个 CMOS 门电路, 它们输入低电平时的最大电流 $I_{ILmax}=1\mu\text{A}$, 输入高电平时的最大电流 $I_{IHmax}=1\mu\text{A}$, 计算外接负载电阻 R_L 的取值范围, 即 R_{Lmax} 和 R_{Lmin} 。




图 2-37 习题 2-10 的图

解：两个 OD 门中只要有一个输出为低电平，线与的结果就为低电平。此时的低电平不得高于 $V_{OLmax}=0.33V$ ，故：


$$R_{L\min} = \frac{V_{DD} - V_{OL\max}}{I_{OL\max} - 6I_{IL\max}} = \frac{5 - 0.33}{8 \times 10^{-3} - 6 \times 1 \times 10^{-6}} \Omega = 0.58 \text{ k}\Omega$$

两个 OD 门的输出全为 1 时, 线与的结果才为 1。输出高电平不得低于 $V_{OHmin}=4.4V$, 为此:


$$R_{L_{\max}} = \frac{V_{DD} - V_{OH_{\min}}}{2I_{OH_{\max}} + 6I_{f_{\max}}} = \frac{5 - 4.4}{2 \times 10 \times 10^{-6} + 6 \times 1 \times 10^{-6}} \Omega = 23 \text{ k}\Omega$$

故 R_L 应在 $0.58 \sim 23k\Omega$ 范围内选取标称值。

2-11 根据图 2-38 (a) 中 TTL 与非门的电压传输特性曲线、输出特性曲线、输入特性曲线和输入端负载特性曲线, 求图 2-38 (b) 中的 $v_{O1} \sim v_{O7}$ 。



(a) TTL与非门的电压传输特性曲线、输出特性曲线、输入特性曲线和输入端负载特性曲线



(b) TTL与非门的门电路

图 2-38 习题 2-11 的图

解: 如图 2-38 所示, 由电压传输特性曲线可以看出: $V_{OH}=3.6V$, $V_{OL}=0.2V$, 阈值电压 $V_T=1.4V$ 。从输入特性曲线可以看出: $I_{IL} \approx 1.4mA$ 。从输入端负载特性曲线可以看出: $R_I=1.4k\Omega$ 时, $V_I=1.4V$ 。从输出特性曲线可以看出: $v_O=0.8V$ 时, $I_L=20mA$; $v_O=0.6V$ 时, $I_L=15mA$ 。据此, 可写出: $v_{O1}=0.2V$, $v_{O2}=3.6V$, $v_{O3}=0.2V$, $v_{O4}=3.6V$, $v_{O5}=3.6V$, $v_{O6}=0.2V$, $v_{O7} \approx 0.6V$ ($10 \times 1.4 \times 10^{-3} A = 14mA$)。

2-12 写出图 2-39 中各逻辑电路的输出 F_1 、 F_2 的逻辑函数表达式。




图 2-39 习题 2-12 的图

解: $E=0$ 时, $F_1 = \overline{AB}$; $E=1$ 时, $F_1 = \overline{CD}$ 。将两者合并起来, 可写成 $F_1 = \overline{AB} \cdot \overline{E} + \overline{CD} \cdot E$, 因有 $5k\Omega$ 的存在, 所以 $F_2 = \overline{BC}$ 。

2-13 由 TTL 门和 CMOS 门构成的电路如图 2-40 所示, 试分别写出输出的表达式或逻辑值。




图 2-40 习题 2-13 的图

解: 由于有 $10k\Omega$ 电阻, 所以 $F_1 = 0$ 。 $F_2 = \overline{A \cdot 1} = \overline{A}$ 。 $F_3 = \overline{AB}$ 。

$A=1$ 时, $F_4 = B$; $A=0$ 时, $F_4 = B$ 。综合有 $F_4 = B$ 。

2-14 已知发光二极管导通时的电压降约为 $2V$, 正常发光时需要约 $5mA$ 的电流。当发光二极管按图 2-41 连接时, 试确定上拉电阻 R 的大小。

解: CMOS 管组成的 OD 门, 输出低电平时, $V_{OLmax}=0.33V$, 发光二极管导通时的电压降 $V_D=2V$, 故:

$$R = \frac{V_{DD} - V_D - V_{OLmax}}{I_O} = \frac{5 - 2 - 0.33}{5 \times 10^{-3}} \Omega = 0.534k\Omega$$

2-15 计算图 2-42 电路中接口电路输出端 v_c 的高、低电平, 并说明接口电路参数的选择是否合理。假设 CMOS 或非门的电源电压 $V_{DD}=10V$, 空载输出的高、低电平分别为 $V_{OH}=9.95V$, $V_{OL}=0.05V$, 门电路的输出电阻小于 200Ω 。TTL 与非门输入高电平时的电流为 $I_{IH}=20\mu A$, 输入低电平时的电流为 $I_{IL}=0.4mA$ 。




图 2-41 习题 2-14 的图




图 2-42 习题 2-15 的图

解: CMOS 门电路的输出 $V_O=V_{OH}$ 时, 有

$$I_B = \frac{V_{OH} - V_{BE}}{R_b} = \frac{9.95 - 0.7}{51 \times 10^3} A = 0.18mA$$

$$I_{CS} = \frac{V_{CC} - V_{CES}}{R_c} + 2I_{IL} = \left(\frac{5 - 0.3}{2 \times 10^3} + 2 \times 0.4 \times 10^{-3} \right) A = 3.15 \text{ mA}$$

$$I_{BS} = \frac{I_{CS}}{\beta} = \frac{3.15 \times 10^{-3}}{30} A = 0.105 \text{ mA}$$

$I_B > I_{BS}$, 保证三极管处于饱和状态。CMOS 门电路输出 $V_O = V_{OL} = 0.05 \text{ V}$ 时, 三极管截止, TTL 门电路输入电压

$$V_I = V_{IH} = V_{CC} - 4I_{IH}R_c = (5 - 4 \times 20 \times 10^{-6} \times 2 \times 10^3) \text{ V} = 4.84 \text{ V} > V_{IH\min} \text{ (约为 } 2.0 \text{ V)}$$

CMOS 门电路输出为 V_{OH} 时, 电流可以提高 0.18 mA , 参数选择就是合理的。