

3.4 习题解答

3-1 试分析图 3-32 所示电路, 分别写出 $M=1$ 和 $M=0$ 时输出逻辑函数表达式。




图 3-32 习题 3-1 的图

解: 因为 $A \oplus 1 = \bar{A}$, $A \oplus 0 = A$, 所以:
 $M=1$ 时, $F_3 = A_3 \oplus 1 = \bar{A}_3$, $F_2 = A_2 \oplus 1 = \bar{A}_2$, $F_1 = A_1 \oplus 1 = \bar{A}_1$, $F_0 = A_0 \oplus 1 = \bar{A}_0$;
 $M=0$ 时, $F_3 = A_3 \oplus 0 = A_3$, $F_2 = A_2 \oplus 0 = A_2$, $F_1 = A_1 \oplus 0 = A_1$, $F_0 = A_0 \oplus 0 = A_0$ 。

3-2 试分析图 3-33 所示补码电路, 要求写出输出逻辑函数表达式, 并列出其真值表。

解: 由图 3-33 可以写出:

$$Z=D$$

$$Y=C \oplus D = C\bar{D} + \bar{C}D$$

$$X=B \oplus (C+Y) = B \oplus (C + C\bar{D} + \bar{C}D) = B \oplus (C+D)$$

$$\begin{aligned} W &= A \oplus (B+X) = A \oplus (B + C\bar{D} + \bar{C}D + \bar{C}D \cdot \bar{B} + \bar{C}D \cdot B) = A \oplus (B + \bar{C} \cdot \bar{D}) \\ &= A \oplus (B+C+D) \end{aligned}$$

根据上述各式可以列出真值表, 见表 3-20。

表 3-20 习题 3-2 的表

A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	0	0
0	0	0	1	1	1	1	1
0	0	1	0	1	1	1	0
0	0	1	1	1	1	0	1
0	1	0	0	1	1	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	0	1	0
0	1	1	1	1	0	0	1
1	0	0	0	1	0	0	0
1	0	0	1	0	1	1	1
1	0	1	0	0	1	1	0
1	0	1	1	0	1	0	1
1	1	0	0	0	1	0	0
1	1	0	1	0	0	1	1
1	1	1	0	0	0	1	0
1	1	1	1	0	0	0	1




图 3-33 习题 3-2 的图

由真值表可以看出，WXYZ 为 ABCD 的补码。

3-3 试说明图 3-34 所示两个逻辑图的功能是否一样。




图 3-34 习题 3-3 的图

解：由图 3-34 (a) 得

$$\begin{aligned}
 F &= \overline{F_0} \cdot \overline{F_4} \cdot \overline{F_5} \cdot \overline{F_6} \cdot \overline{F_8} \cdot \overline{F_{10}} \cdot \overline{F_{12}} \cdot \overline{F_{15}} \\
 &= \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \\
 &= m_0 + m_4 + m_5 + m_6 + m_8 + m_{10} + m_{12} + m_{15}
 \end{aligned}$$

由图 3-34 (b) 得

$$\begin{aligned}
 F &= \sum_{i=0}^7 D_i m_i, \quad D_0 = D_3 = D_4 = D_5 = D_6 = \overline{D}, \quad D_7 = D, \quad D_1 = 0, \quad D_2 = 1 \\
 F &= \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + ABCD \\
 &= \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \cdot \overline{ABCD} \\
 &= \overline{F_0} \cdot \overline{F_4} \cdot \overline{F_5} \cdot \overline{F_6} \cdot \overline{F_8} \cdot \overline{F_{10}} \cdot \overline{F_{12}} \cdot \overline{F_{15}} \\
 &= m_0 + m_4 + m_5 + m_6 + m_8 + m_{10} + m_{12} + m_{15}
 \end{aligned}$$

图 3-34 (a) 和 (b) 的逻辑函数表达式相同, 说明两个图的功能是一样的。

3-4 试分析图 3-35 所示电路的逻辑功能。其中, G_1 和 G_0 为控制端, A 和 B 为输入, 要求写出 G_1 和 G_0 在 4 种不同取值下的 F 表达式。

解: 由图 3-35 可以写出:

$$F = \bar{G}_1 \bar{G}_0 A + \bar{G}_1 G_0 \bar{A} B + \bar{G}_1 G_0 A \bar{B} + G_1 \bar{G}_0 A B + G_1 G_0 \bar{A} B + G_1 G_0 A$$

$G_1 G_0 = 00$ 时, $F = A$

$G_1 G_0 = 01$ 时, $F = \bar{A} B + A \bar{B} = A \oplus B$

$G_1 G_0 = 10$ 时, $F = AB$

$G_1 G_0 = 11$ 时, $F = \bar{A} B + A = A + B$

3-5 图 3-36 所示电路为低电平有效的 8421 码二-十进制译码器, 列出该电路的真值表。




图 3-35 习题 3-4 的图




图 3-36 习题 3-5 的图

解: 图 3-36 中使用的芯片为 8421 码的 4-10 线译码器, 由于 $A_3 = 0$, 变成了 3-8 线译码器。可以写出 S_i 和 C_{i+1} 的表达式:

$$S_i = \bar{F}_1 \bar{F}_2 \bar{F}_4 \bar{F}_7 = \bar{A}_i \bar{B}_i C_i + \bar{A}_i B_i \bar{C}_i + A_i \bar{B}_i \bar{C}_i + A_i B_i C_i$$

$$= C_i (A_i \oplus B_i) + \bar{C}_i (A_i \oplus B_i) = A_i \oplus B_i \oplus C_i$$

$$C_i = \bar{F}_3 \bar{F}_5 \bar{F}_6 \bar{F}_7 = \bar{A}_i B_i C_i + A_i \bar{B}_i C_i + A_i B_i \bar{C}_i + A_i B_i C_i = A_i B_i + B_i C_i + C_i A_i$$

真值表见表 3-21。

表 3-21 习题 3-5 的表

A_i	B_i	C_i	S_i	C_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

该电路为 1 位全加器。

3-6 图 3-37 所示电路为数据传送电路。其中, D_3 、 D_2 、 D_1 、 D_0 为传送数据的数据总线, A_3 、 A_2 、 A_1 、 A_0 , B_3 、 B_2 、 B_1 、 B_0 , C_3 、 C_2 、 C_1 、 C_0 , E_3 、 E_2 、 E_1 、 E_0 为待传送的 4 路数据。要求列出 X 、 Y 在 4 种不同取值下的传送数据。




图 3-37 习题 3-6 的图

解: 图 3-37 中的译码器为输出高电平有效的 2-4 线译码器, 非门为高电平有效的三态非门。因此:

$$XY=00 \text{ 时, } D_3 = \bar{A}_3, D_2 = \bar{A}_2, D_1 = \bar{A}_1, D_0 = \bar{A}_0$$

$$XY=01 \text{ 时, } D_3 = \bar{B}_3, D_2 = \bar{B}_2, D_1 = \bar{B}_1, D_0 = \bar{B}_0$$

$$XY=10 \text{ 时, } D_3 = \bar{C}_3, D_2 = \bar{C}_2, D_1 = \bar{C}_1, D_0 = \bar{C}_0$$

$$XY=11 \text{ 时, } D_3 = \bar{E}_3, D_2 = \bar{E}_2, D_1 = \bar{E}_1, D_0 = \bar{E}_0$$

3-7 图 3-38 所示电路中的每个方框均为 2-4 线译码器。该译码器输出低电平有效, $\bar{E}$ 工作时为低电平有效。要求: (1) 写出电路工作时 F_{10} 、 F_{20} 、 F_{30} 、 F_{40} 的逻辑函数表达式。(2) 说明电路的逻辑功能。




图 3-38 习题 3-7 的图

解: 已知图 3-38 中的译码器输出低电平有效。5 号译码器的 $\bar{E}_5$ 接 0, 处于译码状态。1 号、2 号、3 号、4 号译码器受 5 号译码器输出控制。

$CD=00$ 时, $\bar{E}_1 = \bar{F}_{50} = 0$, $\bar{E}_2 = \bar{F}_{51} = 1$, $\bar{E}_3 = \bar{F}_{52} = 1$, $\bar{E}_4 = \bar{F}_{53} = 1$ 。这时, 只有 1 号译码

器译码,其他译码器不译码。 $CD=01$ 时, 2 号译码器译码。 $CD=10$ 时, 3 号译码器译码。 $CD=11$ 时, 4 号译码器译码。电路工作, 即译码时, $\bar{F}_{10}$ 、 $\bar{F}_{20}$ 、 $\bar{F}_{30}$ 、 $\bar{F}_{40}$ 的逻辑函数表达式分别如下:

$$\bar{F}_{10} = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot \bar{D}, \quad \bar{F}_{20} = \bar{A} \cdot \bar{B} \cdot \bar{C} \cdot D, \quad \bar{F}_{30} = \bar{A} \cdot \bar{B} \cdot C \cdot \bar{D}, \quad \bar{F}_{40} = \bar{A} \cdot \bar{B} \cdot C \cdot D$$

该电路有 4 个输入 A、B、C、D, 有 16 个输出。从 $\bar{F}_{10}$ 、 $\bar{F}_{20}$ 、 $\bar{F}_{30}$ 、 $\bar{F}_{40}$ 的逻辑函数表达式可以看出, 该电路的输出和输入之间是译码的关系, 为 4-16 线译码器。

3-8 由输出低电平有效的 3-8 线译码器和八选一数据选择器构成的电路如图 3-39 所示, 试问: (1) 当 $X_2X_1X_0=Z_2Z_1Z_0$ 时, 输出 F 是什么? (2) 当 $X_2X_1X_0 \neq Z_2Z_1Z_0$ 时, 输出 F 是什么?

解: 已知 3-8 线译码器输出低电平有效。当 $X_2X_1X_0=000$ 时, $\bar{F}_0=0$ 。若此时 $Z_2Z_1Z_0=000$, 则输出 $F=D_0=\bar{F}_0=0$ 。若 $Z_2Z_1Z_0 \neq 000$, 则 F 等于 $\bar{F}_1 \sim \bar{F}_7$ 中的某一个, 使 $F=1$ 。

同理可以推出: $X_2X_1X_0=Z_2Z_1Z_0$, $F=0$; $X_2X_1X_0 \neq Z_2Z_1Z_0$, $F=1$ 。

3-9 8-3 线优先编码器 74HC148 和与非门构成的电路如图 3-40 所示。试说明该电路的逻辑功能。




图 3-39 习题 3-8 的图




图 3-40 习题 3-9 的图

解: 74HC148 的输出为输入信号下角标的二进制数的反码。例如, 对 $\bar{I}_7$ 编码得 $\bar{A}_2\bar{A}_1\bar{A}_0=000$ (111 的反码)。但经非门取反后, 便得到原码。例如, 对 $\bar{I}_7$ 编码得 $F_2F_1F_0=111$ 。

74HC148 输入低电平有效, $\bar{S}=0$ 时编码, $\bar{S}=1$ 时不编码, 输出 $\bar{A}_2\bar{A}_1\bar{A}_0=111$, $\bar{I}_7$ 的优先级最高, $\bar{I}_0$ 的优先级最低。按照输出为原码的分析, 可以得出: 对 $\bar{I}_7$ 编码时, 输出 $F_3F_2F_1F_0$ 应等于 1001; 对 $\bar{I}_6$ 编码时, 输出 $F_3F_2F_1F_0$ 应等于 1000。

由图 3-40 可以看出, 当 $\bar{I}_7\bar{I}_6=0\times$ 时, $F_3=1$, $F_0=1$ 。由于 $\bar{S}=1$ 时 74HC148 不编码, $\bar{A}_2\bar{A}_1\bar{A}_0=111$, 使 $F_2=F_1=0$, 达到了 $F_3F_2F_1F_0$ 等于 1001 的要求。

当 $\bar{I}_7\bar{I}_6=\times 0$ 时, $F_3=1$, $\bar{S}=1$, 74HC148 不编码, $\bar{A}_2\bar{A}_1\bar{A}_0=111$, $F_3F_2F_1F_0=1000$ 。 $\bar{I}_7\bar{I}_6=11$ 时, $F_3=0$, $\bar{S}=0$, 74HC148 编码。

74HC148 和与非门构成了 10-4 线优先编码器。

3-10 试用与非门设计一个数据选择电路。 S_1 和 S_0 为选择端, A 和 B 为数据输入端。选择电路的功能见表 3-22。选择电路可以反变量输入。

解: S_1 和 S_0 与 A 和 B 一起决定了逻辑函数 F。

实现 $F=AB$, $F=A+B$, $F=A\odot B$, $F=A\oplus B$ 的真值表见表 3-23。

由真值表画出卡诺图如图 3-41 所示。为了用与非门实现逻辑选择功能, 先将 F 化简成最简与或式, 再转换成与非-与非式。

表 3-22 习题 3-10 的表 1

S_1	S_0	F
0	0	AB
0	1	A+B
1	0	$A \odot B$
1	1	$A \oplus B$

表 3-23 习题 3-10 的表 2

S_1	S_0	A	B	F	说明
0	0	0	0	0	$F=AB$
0	0	0	1	0	
0	0	1	0	0	
0	0	1	1	1	
0	1	0	0	0	$F=A+B$
0	1	0	1	1	
0	1	1	0	1	
0	1	1	1	1	
1	0	0	0	1	$F=A \odot B$
1	0	0	1	0	
1	0	1	0	0	
1	0	1	1	1	
1	1	0	0	0	$F=A \oplus B$
1	1	0	1	1	
1	1	1	0	1	
1	1	1	1	0	

由卡诺图写出逻辑函数表达式:

$$F = \bar{S}_1 AB + \bar{S}_0 AB + S_0 \bar{A} B + S_0 A \bar{B} + S_1 \bar{S}_0 \bar{A} \bar{B}$$

$$= \overline{\bar{S}_1 AB \cdot \bar{S}_0 AB \cdot S_0 \bar{A} B \cdot S_0 A \bar{B} \cdot S_1 \bar{S}_0 \bar{A} \bar{B}}$$

画出逻辑图如图 3-42 所示。

$S_1 S_0$		AB			
		00	01	11	10
00	0	0	0	1	0
	4	0	1	1	1
01	5	0	1	1	1
	12	0	1	0	1
11	13	0	1	0	1
	14	0	1	0	1
10	8	1	0	1	0
	9	1	0	1	0

图 3-41 习题 3-10 的图 1




图 3-42 习题 3-10 的图 2

3-11 某化工厂的化学液体罐示意图如图 3-43 所示, 罐体上安装了 7 个液位传感器, 每隔 1m 安装 1 个。该液位传感器的工作原理: 当液面高于传感器时, 传感器输出逻辑高电平 1; 当液面低于传感器时, 传感器输出逻辑低电平 0。用中规模集成电路及必要的门电路设计液面高度监测显示电路。假设用共阴极数码管显示高度数值。

解: 根据题意, 该控制电路有 7 个输入 $S_1 \sim S_7$, 3 个输出 Y_2 、 Y_1 、 Y_0 。状态赋值如下: 输入信号中, 1 代表液面高于传感器, 0 代表液面低于传感器; 输出 $Y_2 Y_1 Y_0$ 表示编码组合。按照题意, 列出真值表如表 3-24 所示。

表 3-24 习题 3-11 的表

S ₁	S ₂	S ₃	S ₄	S ₅	S ₆	S ₇	Y ₂	Y ₁	Y ₀
0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	1
1	1	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	1	1
1	1	1	1	0	0	0	1	0	0
1	1	1	1	1	0	0	1	0	1
1	1	1	1	1	1	0	1	1	0
1	1	1	1	1	1	1	1	1	1




图 3-43 习题 3-11 的图 1

真值表描述的逻辑关系利用 74HC148 实现, 液面高度监测显示电路利用 7448 及共阴数码管实现。由接 5V 电源的 74HC148 及 7448 构成的逻辑图如图 3-44 所示。




图 3-44 习题 3-11 的图 2

3-12 试用输出低电平有效的 3-8 线译码器和逻辑门设计一个组合电路。该电路的输入 X、输出 F 均为 3 位二进制数。两者之间的关系如下: (1) 当输入大于或等于 2, 且小于或等于 5 时, 输出 F 等于输入加 2; (2) 当输入小于 2 时, $F=1$; (3) 当输入大于 5 时, $F=0$ 。

解: 根据题意列出真值表见表 3-25。由真值表可直接画出逻辑图, 如图 3-45 所示。

表 3-25 习题 3-12 的表

X ₂	X ₁	X ₀	F ₂	F ₁	F ₀
0	0	0	0	0	1
0	0	1	0	0	1
0	1	0	1	0	0
0	1	1	1	0	1
1	0	0	1	1	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	1	0	0	0




图 3-45 习题 3-12 的图

3-13 试用 74HC138 和 74HC151 构成两个 4 位二进制数相同比较器。其功能是：两个二进制数相等时输出为 1，否则输出为 0。

解：74HC138 和 74HC151 地址端均为三变量输入，要实现 4 位二进制数相同比较器，必须分别用两个芯片级联扩展输入端，并将待比较的两个 4 位二进制数分别输入到扩展后的输入端，就可得到两个 4 位二进制数相同时，输出为 1 的功能。逻辑图如图 3-46 所示。




图 3-46 习题 3-13 的图

当 $A_3=B_3=1$ 时，74HC138 和 74HC151 (1) (低位片) 使能端无效不工作，74HC151 (1) 的输出 $\bar{F}=1$ ，当 $A_2A_1A_0=B_2B_1B_0$ 时，74HC151 (2) (高位片) 的输出 $\bar{F}=1$ ，因此总输出 $F=1$ 。当 $A_2A_1A_0 \neq B_2B_1B_0$ 时，74HC151 (2) 的输出 $\bar{F}=0$ ，因此总输出 $F=0$ 。

当 $A_3=B_3=0$ 时，74HC151 (2) 使能端无效不工作，74HC151 (2) 的输出 $\bar{F}=1$ ，当 $A_2A_1A_0=B_2B_1B_0$ 时，74HC151 (1) 的输出 $\bar{F}=1$ ，因此总输出 $F=1$ 。当 $A_2A_1A_0 \neq B_2B_1B_0$ 时，74HC151 (1) 的输出 $\bar{F}=0$ ，因此总输出 $F=0$ 。

3-14 试用两片 74HC138 实现 8421 BCD 码的译码。

解：两片 74HC138 可以构成 4-16 线译码器。8421 BCD 码译码器为 4-10 线译码器。

$A_3A_2A_1A_0$ 的 16 种取值中的 1010~1111 不出现，即 $\bar{F}_{10} \sim \bar{F}_{15}$ 不用，实现了 4-10 线译码器。逻辑图如图 3-47 和图 3-48 所示。




图 3-47 习题 3-14 的图 1




图 3-48 习题 3-14 的图 2

3-15 试只用一片四选一数据选择器设计一个判定电路。该电路输入为 8421 BCD 码，当输入的数大于 1、小于 6 时输出为 1，否则输出为 0（提示：可用无关项化简）。

解：输入为 8421 BCD 码，因此 ABCD 的 16 种取值中只出现 0000~1001，余者为约束项。根据题意画出卡诺图如图 3-49 所示。由卡诺图得 $F = B\bar{C} + \bar{B}C$ 。由四选一数据选择器构成的判定电路如图 3-50 所示。




图 3-49 习题 3-15 的图 1




图 3-50 习题 3-15 的图 2

3-16 用 74HC138 和与非门实现下列逻辑函数。

(1) $Y_1 = ABC + \bar{A}(B + C)$

(2) $Y_2 = A\bar{B} + \bar{A}B$

(3) $Y_3 = \overline{(A + B)(\bar{A} + \bar{C})}$

(4) $Y_4 = ABC + \bar{A}\bar{B}\bar{C}$

解：

$$Y_1 = ABC + \bar{A}(B + C) = ABC + \bar{A}B + \bar{A}C = m_7 + m_3 + m_2 + m_1$$

$$Y_2 = A\bar{B} + \bar{A}B = A\bar{B}C + A\bar{B}\bar{C} + \bar{A}BC + \bar{A}B\bar{C} = m_4 + m_5 + m_3 + m_2$$

$$Y_3 = \overline{(A + B)(\bar{A} + \bar{C})} = \overline{A + B + \bar{A} + \bar{C}} = \bar{A}\bar{B} + AC = \bar{A}\bar{B}C + \bar{A}\bar{B}\bar{C} + A\bar{B}C + ABC = m_0 + m_1 + m_5 + m_7$$

$$Y_4 = ABC + \bar{A}\bar{B}\bar{C} = m_7 + m_0$$

根据上述表达式画出逻辑图如图 3-51 所示。




图 3-51 习题 3-16 的图

3-17 用 74HC138 和与非门实现下列逻辑函数。

$$(1) Y_1 = \sum(m_3, m_4, m_5, m_6)$$

$$(2) Y_2 = \sum(m_0, m_2, m_6, m_8, m_{10})$$

$$(3) Y_3 = \sum(m_7, m_8, m_{13}, m_{14})$$

$$(4) Y_4 = \sum(m_1, m_3, m_4, m_9)$$

解：要实现的逻辑函数输入变量为 4 变量，因此需要两片 74HC138 级联实现 4-16 线译码器，用级联后的译码器和与非门实现，电路如图 3-52 所示。




图 3-52 习题 3-17 的图

3-18 试用与非门实现半加器，写出逻辑函数表达式，画出逻辑图。

解：由半加器定义可知：

$$S_i = A_i \oplus B_i = A_i \bar{B}_i + \bar{A}_i B_i = \overline{A_i \bar{B}_i \cdot \bar{A}_i B_i}, \quad C_{i+1} = A_i B_i = \overline{\bar{A}_i \bar{B}_i}$$

用与非门实现半加器的逻辑图如图 3-53 所示。




图 3-53 习题 3-18 的图

3-19 试用两个半加器和适当类型的门电路实现全加器。

解：由全加器的逻辑函数表达式 $S_i = A_i \oplus B_i \oplus C_i$ ， $C_{i+1} = A_i B_i + C_i(A_i \oplus B_i)$ 和半加器的逻辑函数表达式 $S_i = A_i \oplus B_i$ ， $C_{i+1} = A_i B_i$ 可以画出用半加器实现全加器的逻辑图，如图 3-54 所示。




图 3-54 习题 3-19 的图

3-20 设计一个带控制端的半加/半减器，控制端 $X=0$ 时为半加器， $X=1$ 时为半减器。

解：半加/半减器的真值表见表 3-26，其中， X 为控制变量， $X=0$ 时，为半加； $X=1$ 时，为半减。

由真值表可得， $S_i = \bar{X}(A_i \oplus B_i) + X(A_i \oplus B_i) = A_i \oplus B_i$ ， $C_{i+1} = \bar{X}A_i B_i + X\bar{A}_i B_i$ ，从而可画出逻辑图如图 3-55 所示。

表 3-26 习题 3-20 的表

X	A_i	B_i	S_i	C_{i+1}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	0	0
1	0	1	1	1
1	1	0	1	0
1	1	1	0	0




图 3-55 习题 3-20 的图

3-21 试用两片 74HC283 实现二进制数 11001010 和 11100111 的加法运算，要求画出逻辑图。

解：逻辑图如图 3-56 所示。




图 3-56 习题 3-21 的图

3-22 试用逻辑门设计一个满足表 3-27 要求的监督码产生电路。

表 3-27 习题 3-22 的表

数 据			监 督 码	传 输 码			
A	B	C	W_{OD}	W_{OD}	A	B	C
0	0	0	1	1	0	0	0
0	0	1	0	0	0	0	1
0	1	0	0	0	0	1	0
0	1	1	1	1	0	1	1
1	0	0	0	0	1	0	0
1	0	1	1	1	1	0	1
1	1	0	1	1	1	1	0
1	1	1	0	0	1	1	1

解：由表 3-27 得

$$\begin{aligned}
 W_{OD} &= \bar{A}\bar{B}\bar{C} + \bar{A}BC + A\bar{B}\bar{C} + ABC \\
 &= \bar{A}(B \oplus C) + A(B \oplus C) \\
 &= A \oplus B \oplus C
 \end{aligned}$$

画出逻辑图如图 3-57 所示。




图 3-57 习题 3-22 的图

3-23 用与非门设计一个多功能运算电路，功能见表 3-28。

表 3-28 习题 3-23 的表

S_2	S_1	S_0	Y
0	0	0	1
0	0	1	$A+B$
0	1	0	$\overline{A \cdot B}$
0	1	1	$A \oplus B$
1	0	0	$\overline{A \oplus B}$
1	0	1	$A \cdot B$
1	1	0	$\overline{A+B}$
1	1	1	0

解：由表 3-28 可知，在 $S_2S_1S_0$ 取不同的组合值时，Y 共有 8 种输出。如果将 Y 的 8 种输出通过八选一数据选择器输入，则可实现题目要求。逻辑图如图 3-58 所示。




图 3-58 习题 3-23 的图

3-24 试分析图 3-59 电路中，当 A、B、C、D 中单独一个改变状态时，是否存在竞争-冒险现象？如果存在竞争-冒险现象，那么在其他变量为何种取值时发生？




图 3-59 习题 3-24 的图

解：变量 A、B、C、D 均经两条路径到达与非门的输入端 Y。由于存在门的传输延迟时间 t_{pd} ，原变量和反变量由 1 变 0 或由 0 变 1 会滞后 t_{pd} 时间，使输出产生一个尖峰脉冲，存在竞争-冒险现象。

例如，由逻辑图写出输出的逻辑函数表达式 $Y = \overline{A}CD + A\overline{B}D + BC + \overline{C}\overline{D}$ ，由逻辑函数表达式可知，当 $B=0, C=D=1$ 时， $Y = A + \overline{A}$ ，可能出现竞争-冒险现象。

3-25 用与非门实现下列函数，并检查有无竞争-冒险现象，若有，则设法消除。

$$(1) Y_1 = \sum (m_2, m_6, m_8, m_9, m_{11}, m_{12}, m_{14})$$

$$(2) Y_2 = \sum (m_0, m_2, m_3, m_4, m_8, m_9, m_{14}, m_{15})$$

现象。

用与非门实现的逻辑图略。




图 3-64 习题 3-25 (3) 的图 1




图 3-65 习题 3-25 (3) 的图 2




图 3-66 习题 3-25 (4) 的图 1




图 3-67 习题 3-25 (4) 的图 2

3-26 用 Verilog HDL 描述 4 位超前进位加法器。

解：源程序如下，仿真结果如图 3-68 所示。

```
module add_4(input[3:0] A, input[3:0] B, input Cin, output[3:0] S, output Cout);
    wire [3:0] Ci;
    wire [3:0] G;
    wire [3:0] P;
    assign Cout = Ci[3];
    assign G[0] = A[0] & B[0], G[1] = A[1] & B[1], G[2] = A[2] & B[2], G[3] = A[3] & B[3];
    assign P[0] = A[0] | B[0], P[1] = A[1] | B[1], P[2] = A[2] | B[2], P[3] = A[3] | B[3];
    assign Ci[0] = G[0] | (P[0] & Cin),
        Ci[1] = G[1] | (P[1] & G[0]) | (P[1] & P[0] & Cin),
        Ci[2] = G[2] | (P[2] & G[1]) | (P[2] & P[1] & G[0]) | (P[2] & P[1] & P[0] & Cin),
        Ci[3] = G[3] | (P[3] & G[2]) | (P[3] & P[2] & G[1]) | (P[3] & P[2] & P[1] & G[0]) | (
            P[3] & P[2] & P[1] & P[0] & Cin);
    assign S[3:0] = A[3:0] ^ B[3:0] ^ {Ci[2:0], Cin};
endmodule
```




图 3-68 习题 3-26 的图