

⊥

5.4 习题解答

5-1 说明时序电路和组合电路在逻辑功能和电路结构上有何不同。

解：包含触发器的数字电路称为时序电路，任何时刻的输出不仅取决于当前的输入，同时也取决于过去的输入序列，即时序电路具有对过去事件的记忆能力；仅包含门电路的数字电路称为组合电路，其输出仅取决于当前的输入。

5-2 为什么组合电路用逻辑函数就可以表示其逻辑功能,而时序电路则用驱动方程、状态方程、输出方程才能表示其逻辑功能?

解：因为组合电路的输出只与当前的输入有关，所以用逻辑函数就可以表示其逻辑功能；而时序电路任何时刻的输出不仅取决于当前的输入，也取决于过去的输入序列，因此需要用驱动方程、状态方程、输出方程才能表示其逻辑功能。

5-3 试分析图 5-24 所示的两个电路, 哪一个为时序电路? 为什么?




图 5-24 习题 5-3 的图

解: 根据图 5-24 可以写出:

$$F_1 = \overline{AB} + \overline{A} + C = \overline{AB} + \overline{A} + \overline{AC} \cdot B = \overline{AB} \cdot A \cdot \overline{AC} \cdot B = \overline{AB}(\overline{A} + \overline{C})B = \overline{ABC}$$

$$\begin{aligned} F_2 &= \overline{ABF_2''} \cdot \overline{ABF_2''} \cdot \overline{AB} \cdot \overline{A} \cdot \overline{B} = \overline{ABF_2''} + \overline{ABF_2''} \cdot \overline{AB} + \overline{A} \cdot \overline{B} = \overline{ABF_2''} + \overline{AB} + \overline{A} \cdot \overline{B} \\ &= \overline{AB(F_2'' + 1)} + \overline{A} \cdot \overline{B} = \overline{AB} + \overline{AB} \end{aligned}$$

从 F_1 、 F_2 表达式可以看出, F_1 不仅和输入有关, 而且和中间变量 C 有关, 所以图 5-24 (a) 为时序电路。 F_2 只与输入 A 、 B 有关, 所以图 5-24 (b) 为组合电路。

5-4 试分析图 5-25 所示电路的功能。要求写出驱动方程、状态方程、输出方程, 画出状态转换图, 并对逻辑功能做出说明。




图 5-25 习题 5-4 的图 1

解: 由图 5-25 可以写出驱动方程和输出方程为

$$D_0 = \overline{Q_0^n}, D_1 = Q_0^n \oplus Q_1^n, F = Q_0^n Q_1^n$$

状态方程为

$$Q_0^{n+1} = D_0 = \overline{Q_0^n}$$

$$Q_1^{n+1} = D_1 = Q_0^n \oplus Q_1^n, F = Q_0^n Q_1^n$$

根据状态方程列出状态转换表, 见表 5-9。

画出状态转换图, 如图 5-26 所示。其功能为同步四进制加法计数器。

表 5-9 习题 5-4 的表

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	F
0	0	0	1	0
0	1	1	0	0
1	0	1	1	0
1	1	0	0	1




图 5-26 习题 5-4 的图 2

5-5 试分析图 5-27 所示电路的功能。要求写出驱动方程、状态方程, 画出状态转换图, 并对逻辑功能做出说明。

解: 由图 5-27 可以写出:

$$J_0 = \overline{Q_0^n Q_1^n} \cdot X, K_0 = 1$$

$$J_1 = \overline{Q_0^n}, K_1 = \overline{Q_0^n}$$

$$Q_0^{n+1} = \overline{Q_0^n Q_1^n} \cdot X \cdot \overline{Q_0^n} = (\overline{Q_0^n Q_1^n} + X) \overline{Q_0^n}$$

$$= (Q_1^n + X) \overline{Q_0^n}$$

$$Q_1^{n+1} = \overline{Q_0^n} \cdot \overline{Q_1^n} + Q_0^n Q_1^n$$

根据上面各式画出的状态转换图如图 5-28 所示。功能: 当 $X=0$ 时, 为四进制减法计数器; 当 $X=1$ 时, 为三进制减法计数器。




图 5-27 习题 5-5 的图 1




图 5-28 习题 5-5 的图 2

5-6 试分析图 5-29 所示电路的功能。要求写出驱动方程、状态方程，画出状态转换图，并对逻辑功能做出说明。




图 5-29 习题 5-6 的图 1

解：根据图 5-29 可以写出：

$$J_0 = \overline{Q_1}^n \overline{Q_2}^n, K_0 = 1$$

$$J_1 = Q_0^n, K_1 = \overline{Q_0}^n \cdot \overline{Q_2}^n$$

$$J_2 = 1, K_2 = 1$$

$$Q_0^{n+1} = \overline{Q_1}^n \overline{Q_2}^n \cdot Q_0^n \quad \text{CP 下降沿到来有效}$$

$$Q_1^{n+1} = Q_0^n \overline{Q_1}^n + \overline{Q_0}^n \cdot \overline{Q_2}^n Q_1^n \quad \text{CP 下降沿到来有效}$$

$$Q_2^{n+1} = \overline{Q_2}^n \quad Q_1 \text{ 下降沿到来有效}$$

分析异步时序电路时，只有 CP 到来时，才能将现态代入状态方程，求出次态；否则，状态不变。列出状态转换表见表 5-10，画出状态转换图如图 5-30 所示。

表 5-10 习题 5-6 的表

CP	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	CP ₂	CP ₁	CP ₀
0	0	0	0	0	0	0			
1	0	0	0	0	0	1		↓	↓
2	0	0	1	0	1	0		↓	↓
3	0	1	0	0	1	1		↓	↓
4	0	1	1	1	0	0	↓	↓	↓
5	1	0	0	1	0	1		↓	↓
6	1	0	1	1	1	0		↓	↓
7	1	1	0	0	0	0	↓	↓	↓
	1	1	1	0	0	0	↓	↓	↓

由表 5-10 和图 5-30 可以看出, 该电路为异步七进制加法计数器, 可以自启动。




图 5-30 习题 5-6 的图 2

5-7 已知逻辑图和时钟脉冲 CP 的波形如图 5-31 所示, 移位寄存器 A 和 B 均由维持阻塞 D 触发器组成。A 寄存器初始状态为 $Q_{4A}Q_{3A}Q_{2A}Q_{1A}=1010$, B 寄存器初始状态为 $Q_{4B}Q_{3B}Q_{2B}Q_{1B}=1011$, 主从 JK 触发器初始状态为 0 状态。试画出 CP 作用下的 Q_{4A} 、 Q_{4B} 、C 和 Q_D 的波形。

解: 按照通常的办法, 一步一步地画出波形是可以的。但是, 如果找到波形变化的规律, 画波形会更方便。




图 5-31 习题 5-7 的图 1

移位寄存器 B 构成环形移位寄存器。由于初始状态为 $Q_{4B}Q_{3B}Q_{2B}Q_{1B}=1011$, 由此, B 端的输出状态为 1011 1011 1011 ……。

移位寄存器 A 的 $Q_{1A}=Q_{4A} \cdot Q_{4B}=C$ 。A 寄存器的初始状态为 1010, B 寄存器的初始状态为 1011, 二者相与的结果为 1010, 使 C 端的输出状态为 1010 1010……。由于 A 寄存器串行输入为 1010 1010……, 所以 A 端的输出状态也为 1010 1010……。根据 $J=C$, $K=1$, 很容易画出 Q_D 的波形。根据上述分析画出的波形如图 5-32 所示。




图 5-32 习题 5-7 的图 2

5-8 用维持阻塞 D 触发器和与非门设计一个 4 位右移移位寄存器。要求: 控制端 $X=0$ 时能串行输入数据 D_1 , $X=1$ 时电路具有自循环功能。

解: 由题意可知, 当控制端 $X=0$ 时, $D_0=D_1$; 当 $X=1$ 时, $D_0=Q_3^n$ (环形计数器)。又可知, $D_0 = \bar{X}D_1 + XQ_3^n = \bar{X}D_1 + XQ_3^n$, 逻辑图如 5-33 所示。




图 5-33 习题 5-8 的图

5-9 试对应图 5-34 (b) 所示的 CP 波形, 画出 Q_0 、 Q_1 、 Q_2 的波形, 并说明图 5-34 (a) 所示电路的功能。




图 5-34 习题 5-9 的图 1

解: 图 5-34 (a) 为 T' 触发器构成的异步时序电路。 Q_0 在 CP 下降沿到来时翻转, Q_1 在 Q_0 下降沿到来时翻转, Q_2 在 Q_1 下降沿到来时翻转, 由此画出的波形如图 5-35 所示。由波形可以看出, 该电路为 3 位异步二进制加法计数器。电路工作时, 必须使 $\bar{R}_d=1$, 否则对计数器清零。




图 5-35 习题 5-9 的图 2

5-10 试对应图 5-36 (b) 所示的 CP 波形, 画出 Q_0 、 Q_1 、 Q_2 的波形, 并说明图 5-36 (a) 所示电路的功能。




图 5-36 习题 5-10 的图 1

解: 图 5-36 (a) 为 D 触发器构成的异步时序电路。 Q_0 在 CP 上升沿到来时翻转, Q_1 在

Q_0 上升沿到来时翻转, Q_2 在 Q_1 上升沿到来时翻转, 由此画出的波形如图 5-37 所示。由波形可以看出, 该电路为 3 位异步二进制减法计数器。




图 5-37 习题 5-10 的图 2

5-11 已知一个计数器的电路如图 5-38 所示。试回答该图是何种计数器。C=1 时, 电路进行何种计数? C=0 时, 电路又进行何种计数?




图 5-38 习题 5-11 的图

解: 由图 5-38 所示电路可以写出:

$$J_0 = K_0 = 1, \quad J_1 = K_1 = CQ_0^n + \overline{C} \cdot Q_0^n, \quad J_2 = K_2 = CQ_0^n Q_1^n + \overline{C} \cdot Q_0^n \cdot Q_1^n$$

C=1 时:

$$J_0 = K_0 = 1, \quad J_1 = K_1 = Q_0^n, \quad J_2 = K_2 = Q_0^n Q_1^n$$

$$Q_0^{n+1} = \overline{Q_0^n}, \quad Q_1^{n+1} = Q_0^n \overline{Q_1^n} + \overline{Q_0^n} Q_1^n, \quad Q_2^{n+1} = Q_0^n Q_1^n \overline{Q_2^n} + \overline{Q_0^n} \overline{Q_1^n} Q_2^n$$

C=0 时:

$$J_0 = K_0 = 1, \quad J_1 = K_1 = \overline{Q_0^n}, \quad J_2 = K_2 = \overline{Q_0^n} \cdot \overline{Q_1^n}$$

$$Q_0^{n+1} = \overline{Q_0^n}, \quad Q_1^{n+1} = \overline{Q_0^n} \cdot \overline{Q_1^n} + Q_0^n Q_1^n$$

$$Q_2^{n+1} = \overline{Q_0^n} \cdot \overline{Q_1^n} \cdot \overline{Q_2^n} + \overline{Q_0^n} \cdot \overline{Q_1^n} \cdot Q_2^n + Q_0^n \cdot Q_1^n \cdot \overline{Q_2^n} + Q_0^n \cdot Q_1^n \cdot Q_2^n = \overline{Q_0^n} \cdot \overline{Q_1^n} \cdot \overline{Q_2^n} + (Q_0^n + Q_1^n) Q_2^n$$

C=1 时的计数状态和 C=0 时的计数状态转换表见表 5-11。

表 5-11 习题 5-11 的表

C	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C	Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
1	0	0	0	0	0	1	0	0	0	0	1	1	1
1	0	0	1	0	1	0	0	1	1	1	1	1	0
1	0	1	0	0	1	1	0	1	1	0	1	0	1
1	0	1	1	1	0	0	0	1	0	1	1	0	0
1	1	0	0	1	0	1	0	1	0	0	0	1	1
1	1	0	1	1	1	0	0	0	1	1	0	1	0
1	1	1	0	1	1	1	0	0	1	0	0	0	1
1	1	1	1	0	0	0	0	0	0	1	0	0	0

综合上述分析可知, C=1 时, 为同步 3 位二进制加法计数器; C=0 时, 为同步 3 位二进

制减法计数器。该电路为同步 3 位二进制可逆计数器。

5-12 试用 74HC161 构成 24 进制计数器。

解：用两片 74HC161 才可以构成 24 进制计数器。可以连接成同步或异步工作方式。用乘法法、复位法和置数法都可以实现。电路形式有很多种，此处只给出 4 种方案。

图 5-39 (a) 为同步连接方式，用 $\bar{C}_i$ 清零；图 5-39 (b) 为同步连接方式，用 $\bar{L}_D$ 清零；图 5-39 (c) 为异步连接方式，用 $\bar{C}_i$ 清零；图 5-39 (d) 为用 4×6 方式实现 24 进制计数，利用 Q_0 由 1 变 0 使非门输出由 0 变 1 的短暂上升沿使十位的 CP 有效。




图 5-39 习题 5-12 的图

5-13 试用 CD40160 构成 24 进制计数器。

解：用 CD40160 构成任意进制计数器与用 74HC161 构成任意进制计数器的方法虽然一样，但 CD40160 为十进制计数器，其 $\bar{C}_i = \overline{Q_{10n}} \cdot \overline{Q_{20n}}$ ($24_{10} = 00100100_{8421}$)。给出 3 种方案，如图 5-40 所示。




图 5-40 习题 5-13 的图

5-14 试用 74HC190 构成 24 进制加法计数器。

解：由于 74HC190 有串行时钟输出端，在 $Q_3Q_2Q_1Q_0$ 由 1001 变成 0000 时，给出上升沿，故可以将个位的串行时钟输出端接至十位的 CP 端，实现两片之间的连接。74HC190 的加/减控制信号为低电平时，做加法计数，因此加/减控制端应接地。只要 74HC190 的置入信号为低电平，就实现送数，使 $Q_3Q_2Q_1Q_0 = D_3D_2D_1D_0$ 。令两片的 $D_3D_2D_1D_0 = 0000$ ，当计数器计到十位的 $Q_3Q_2Q_1Q_0 = 0010$ 、个位的 $Q_3Q_2Q_1Q_0 = 0100$ 时，使置入信号为 0，便可以实现 24 进制计数，逻辑图如图 5-41 所示。

74190是异步预置，0~23为有效状态，24是暂态，用于控制预置




图 5-41 习题 5-14 的图

5-15 试用 74HC190 构成 24 进制减法计数器。

解：74HC190 的加/减控制端为高电平时做减法计数。24 进制减法计数器的最大数为 23，当减到 0 之后，再接收一个 CP，将变成 23。为此，必须使十位的 $D_3D_2D_1D_0 = 0010$ ，个位的 $D_3D_2D_1D_0 = 0011$ 。在计数器计到 0 之后，再接收一个 CP，必须使置入信号为 0。使用两片

74HC190, 00 之后应变成 99, 只要在变成 99 时使置入信号为 0, 将 23 送入计数器中, 就可以得到 24 进制计数器。逻辑图如图 5-42 所示。




图 5-42 习题 5-15 的图

5-16 用 74HC161 构成的电路如图 5-43 所示。试分别说明电路控制端 $\bar{L}/C$ 为 1 或为 0 时该电路的功能。




图 5-43 习题 5-16 的图

解: 由图 5-43 所示电路可知, 当 $\bar{L}/C=1$ 时, 因为 $\bar{L}_D=1$, $\bar{C}_T=1$, 所以 74HC161 为二进制加法计数器; 当 $\bar{L}/C=0$ 时, $\bar{L}_D=0$, $\bar{C}_T=1$, 74HC161 实现送数功能, 使 $Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}Q_0^{n+1}=Q_2^nQ_1^nQ_0^nD_i$ (D_i 为串行输入数据)。从 Q_3 端输出, 来一个 CP 后, $Q_3^{n+1}=Q_2^n$, $Q_2^{n+1}=Q_1^n$, $Q_1^{n+1}=Q_0^n$, $Q_0^{n+1}=D_i$ 。实现了右移一位, 为串行输入、串行输出工作方式。若从 Q_3 、 Q_2 、 Q_1 、 Q_0 端输出, 则为串行输入、并行输出工作方式。可见, $\bar{L}/C=1$ 时, 为计数器; $\bar{L}/C=0$ 时, 为移位寄存器。

5-17 试画出图 5-44 所示电路的完整状态转换图。




图 5-44 习题 5-17 的图 1

解: 由图 5-44 所示电路可知, 当 $\bar{L}_D=Q_2=0$ 时, 在 CP 上升沿到来时, 74HC161 送数, 使 $Q_3Q_2Q_1Q_0=Q_3100$; 当 $\bar{L}_D=Q_2=1$ 时, 每接收一个 CP, 74HC161 都会加 1。状态转换表见表 5-12。

表 6-12 习题 6-17 的表

CP	Q_1^0	Q_1^1	Q_1^2	Q_1^3	Q_1^{n-1}	Q_1^n	Q_1^{n+1}	Q_1^{n+2}	L_n	说明
0	0	0	0	0	0	0	0	0	0	无 CP 1
1	0	0	0	0	0	1	0	0	0	送数
2	0	1	0	0	0	1	0	1	1	计数
3	0	1	0	1	0	1	1	0	1	计数
4	0	1	1	0	0	1	1	1	1	计数
5	0	1	1	1	1	0	0	0	1	计数
6	1	0	0	0	1	1	0	0	0	送数
7	1	1	0	0	1	1	0	1	1	计数
8	1	1	0	1	1	1	1	0	1	计数
9	1	1	1	0	1	1	1	1	1	计数
10	1	1	1	1	0	0	0	0	1	计数
	0	0	0	1	0	1	0	0	0	送数
	0	0	1	0	0	1	0	0	0	送数
	0	0	1	1	0	1	0	0	0	送数
	1	0	0	1	1	1	0	0	0	送数
	1	0	1	0	1	1	0	0	0	送数
	1	0	1	1	1	1	0	0	0	送数

由状态转换表画出状态转换图如图 5-45 所示。




图 5-45 习题 5-17 的图 2

5-18 图 5-46 所示电路为一个可变进制计数器。试回答: (1) 4 个 JK 触发器构成的是什么功能的电路? (2) MN 分别为 00、01、10、11 时, 可组成哪几种进制的计数器?




图 5-46 习题 5-18 的图

解：(1) 由图 5-46 所示电路可知，4 个上升沿触发的 JK 触发器构成异步 4 位二进制加法计数器。74HC153 的输出 $F=0$ 时，对计数器清零。通过清零可以实现任意进制计数器。

(2) 74HC153 的 $A_1A_0=MN=00$ 时， $F=D_0=\bar{F}_0$ ，当计数器计到 $Q_3Q_2Q_1Q_0=1000$ 时， $S_1=Q_3=1$ ， $A_2A_1A_0=000$ ， $\bar{R}_d=F=D_0=\bar{F}_0=0$ ，对计数器清零，使 $Q_3Q_2Q_1Q_0=0000$ ，实现八进制计数。

74HC153 的 $A_1A_0=MN=01$ 时， $F=D_1=\bar{F}_1$ ，当计数器计到 $Q_3Q_2Q_1Q_0=1001$ 时， $S_1=Q_3=1$ ， $A_2A_1A_0=001$ ， $\bar{R}_d=F=D_1=\bar{F}_1=0$ ，对计数器清零，使 $Q_3Q_2Q_1Q_0=0000$ ，实现九进制计数。

74HC153 的 $A_1A_0=MN=10$ 时， $F=D_2=\bar{F}_2$ ，当计数器计到 $Q_3Q_2Q_1Q_0=1110$ 时， $S_1=Q_3=1$ ， $A_2A_1A_0=110$ ， $\bar{R}_d=F=D_2=\bar{F}_2=0$ ，对计数器清零，使 $Q_3Q_2Q_1Q_0=0000$ ，实现十四进制计数。

74HC153 的 $A_1A_0=MN=11$ 时， $F=D_3=\bar{F}_3$ ，当计数器计到 $Q_3Q_2Q_1Q_0=1111$ 时， $S_1=Q_3=1$ ， $A_2A_1A_0=111$ ， $\bar{R}_d=F=D_3=\bar{F}_3=0$ ，对计数器清零，使 $Q_3Q_2Q_1Q_0=0000$ ，实现十五进制计数。

5-19 试用 JK 触发器和逻辑门设计一个同步七进制加法计数器。

解：按自然二进制数对 0~6 这 7 个数进行编码的状态转换图如图 5-47 所示，由状态转换图画出卡诺图，如图 5-48 所示。




图 5-47 习题 5-19 的图 1

$Q_2^*Q_1^*Q_0^*$	00	01	11	10
0	001/0	010/0	100/0	011/0
1	101/0	110/0	×××	000/1

图 5-48 习题 5-19 的图 2

由状态转换图写出状态方程和输出方程：

$$Q_0^{n+1} = \bar{Q}_2^n \cdot \bar{Q}_0^n + Q_1^n \cdot \bar{Q}_0^n = \bar{Q}_1^n \bar{Q}_2^n \cdot \bar{Q}_0^n, \quad Q_1^{n+1} = Q_0^n \bar{Q}_1^n + \bar{Q}_0^n \cdot \bar{Q}_2^n Q_1^n,$$

$$Q_2^{n+1} = Q_0^n Q_1^n \bar{Q}_2^n + \bar{Q}_1^n Q_2^n, \quad F = Q_2^n Q_1^n$$

将状态方程与 JK 触发器特性方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ 对比得

$$J_0 = \bar{Q}_1^n \bar{Q}_2^n, \quad K_0 = 1, \quad J_1 = Q_0^n, \quad K_1 = \bar{Q}_0^n \cdot \bar{Q}_2^n, \quad J_2 = Q_0^n Q_1^n, \quad K_2 = Q_1^n$$

由此画出逻辑图如图 5-49 所示。




图 5-49 习题 5-19 的图 3

5-20 试设计一个同步四进制可逆计数器。

解：设控制端为 C，根据题意得状态转换表见表 5-13，由状态转换表分别画出 Q_1^{n+1} 和 Q_0^{n+1} 的卡诺图，图 5-50 (a) 为 Q_1^{n+1} 的卡诺图，图 5-50 (b) 为 Q_0^{n+1} 的卡诺图。

表 5-13 习题 5-20 的表

C	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	1
0	0	1	1	0
0	1	0	1	1
0	1	1	0	0
1	0	0	1	1
1	1	1	1	0
1	1	0	0	1
1	0	1	0	0




图 5-50 习题 5-20 的图 1

由卡诺图写出状态方程:

$$Q_1^{n+1} = C\overline{Q_1^n} \cdot \overline{Q_0^n} + CQ_1^n Q_0^n + \overline{C} \cdot \overline{Q_1^n} Q_0^n + \overline{C} Q_1^n \overline{Q_0^n} = (C \oplus Q_0^n) \overline{Q_1^n} + (\overline{C} \oplus Q_0^n) Q_1^n \quad Q_0^{n+1} = \overline{Q_0^n}$$

用 JK 触发器实现, 逻辑图如图 5-51 所示。




图 5-51 习题 5-20 的图 2

5-21 试设计一个能产生 011100111001110 序列的脉冲发生器。

解: 由给出的序列可以看出, 应设计一个能产生 01110 序列的序列发生器。要产生 01110 序列, 该序列发生器一个循环需 5 个 CP, 即该序列发生器应有 5 个状态。若选 Q_0 作为序列发生器的输出, 可列出表 5-14 所示的状态转换表。

表 5-14 习题 5-21 的表

Q_2^n	Q_1^n	Q_0^n	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}
0	0	0	0	0	1
0	0	1	0	1	1
0	1	1	1	0	1
1	0	1	1	0	0
1	0	0	0	0	0

由状态转换表画出次态卡诺图如图 5-52 所示。

$Q_1^n Q_0^n$		00	01	11	10
Q_2^n	0	001	011	101	xxx
	1	000	100	xxx	xxx

图 5-52 习题 5-21 的图 1

由卡诺图可以写出状态方程:

$$Q_0^{n+1} = \overline{Q_2^n} \cdot \overline{Q_0^n} + Q_2^n Q_0^n, \quad Q_1^{n+1} = \overline{Q_2^n} \cdot Q_1^n Q_0^n, \quad Q_2^{n+1} = Q_1^n \overline{Q_2^n} + Q_0^n Q_2^n$$

将状态方程与 JK 触发器特性方程 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ 对比得

$$J_0 = \overline{Q_2^n}, \quad K_0 = Q_2^n, \quad J_1 = \overline{Q_2^n} Q_0^n, \quad K_1 = 1, \quad J_2 = Q_1^n, \quad K_2 = \overline{Q_0^n}$$

根据驱动方程画出逻辑图, 如图 5-53 所示。




图 5-53 习题 5-21 的图 2

5-22 试用一片 74HC161 和一片 74HC138 及逻辑门设计一个能够产生如图 5-54 所示脉冲序列的电路。




图 5-54 习题 5-22 的图 1

解: 由图 5-54 可以看出, 该脉冲产生电路一个循环需 11 个 CP。为此 74HC161 应接成十一进制计数器。如果十一进制计数器的计数状态为 0000~1010, 可列出正常情况下 F_1 、 F_2 、 F_3 和 Q_3 、 Q_2 、 Q_1 、 Q_0 的真值表 (见表 5-15 左侧)。

由表 5-15 可知, 需要 4-16 线译码器。题目要求用一片 3-8 线译码器 74HC138。为此需改变计数器的计数顺序。十二进制计数器由 4 位二进制代码组成。将其中的一位作为 74HC138 的使能信号, 才可能用一片 74HC138。令 $F_3=Q_3$, 即 $Q_3=0$ 时, $F_3=0$; $Q_3=1$ 时, $F_3=1$ 。令 74HC138 的 $\overline{S_2}=\overline{S_3}=Q_3$, 即 $Q_3=0$ 时, 74HC138 译码, 可以得到 F_1 、 F_2 ; $Q_3=1$ 时, 74HC138 不译码, $\overline{F_0} \sim \overline{F_7}$ 全为 1。使 F_1 、 F_2 为 0, 符合题目要求。按上述分析列出的真值表见表 5-15 右侧, 由此画出逻辑图如图 5-55 所示。

表 5-15 习题 5-22 的表

正常情况							$F_1 \sim Q_1$						
Q_1	Q_2	Q_3	Q_0	F_1	F_2	F_3	Q_1	Q_2	Q_3	Q_0	F_1	F_2	F_3
0	0	0	0	1	0	0	0	1	0	0	1	0	0
0	0	0	1	1	0	0	0	1	0	1	1	0	0
0	0	1	0	1	0	0	0	1	1	0	1	0	0
0	0	1	1	0	1	0	0	1	1	1	0	1	0
0	1	0	0	0	0	1	1	0	0	0	0	0	1
0	1	0	1	0	0	1	1	0	0	1	0	0	1
0	1	1	0	0	0	1	1	0	1	0	0	0	1
0	1	1	1	0	0	1	1	0	1	1	0	0	1
1	0	0	0	0	0	1	1	1	0	0	0	0	1
1	0	0	1	0	0	1	1	1	0	1	0	0	1
1	0	1	0	0	0	1	1	1	1	0	0	0	1




图 5-55 习题 5-22 的图 2

5-23 试用 JK 触发器设计一个三相六拍脉冲分配器。分配器的输出波形如图 5-56 所示。




图 5-56 习题 5-23 的图 1

解：由图 5-56 所示波形可以看出，一个循环需 6 个 CP。令 $Q_2=A$, $Q_1=B$, $Q_0=C$ ，则可以画出次态卡诺图如图 5-57 所示。由次态卡诺图可以写出状态方程：

$$Q_0^{n+1} = \overline{Q_2^n} \cdot \overline{Q_0^n} + \overline{Q_1^n} Q_2^n Q_0^n, \quad Q_1^{n+1} = Q_2^n \overline{Q_0^n} \cdot \overline{Q_1^n} + \overline{Q_0^n} Q_1^n, \quad Q_2^{n+1} = \overline{Q_1^n} Q_0^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n$$

将状态方程与 JK 触发器特性方程 $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ 对比得

$$J_0 = \overline{Q_2^n}, \quad K_0 = \overline{Q_1^n} Q_2^n, \quad J_1 = Q_2^n \overline{Q_0^n}, \quad K_1 = Q_0^n, \quad J_2 = Q_0^n \overline{Q_1^n}, \quad K_2 = Q_1^n$$

由波形可知，触发器在下降沿触发，根据驱动方程画出逻辑图如图 5-58 所示。

$Q_2^n \backslash Q_1^n Q_0^n$	00	01	11	10
0	001	101	001	011
1	110	100	001	010

图 5-57 习题 5-23 的图 2




图 5-58 习题 5-23 的图 3

5-24 设计一个数字钟电路，输入脉冲周期为 1 秒。要求能用七段数码管显示从 00 时 00 分 00 秒到 23 时 59 分 59 秒之间的任一时刻。

解：秒、分用 60 进制计数器，（小）时用 24 进制计数器。本题用 74160 计数器实现。用秒、分、小时个位的计数器进位 Q_{CC} 作为十位的时钟脉冲信号；秒向分、分向时的进位分别为个位的进位输出和十位的 Q_2 、 Q_0 的与非输出；（小）时实现逢 24 复 0 功能：用一个与非门对 24 进行译码（8421 码是 00100100），当计数到 24 时，与非门向计数器的清零端输出低电平，强迫整个计数器复位到全 0 状态。数字钟的逻辑图如图 5-59 所示。




图 5-59 习题 5-24 的图

5-25 试用同步十进制计数器 74160 和 8-3 线优先编码器 74HC148 设计一个可控分频器。

要求在控制信号 A、B、C、D、E 分别为 1 时，分频比对应为 1/2、1/3、1/4、1/5、1/6。

解：脉冲分频电路是按比例降低输入脉冲重复频率的电路。如果电路的输入脉冲重复频率为 f_i ，输出脉冲重复频率为 f_o ，且 $f_i \geq f_o$ ，定义分频系数（分频比）如下：

$$N = f_i / f_o \quad (N \geq 1)$$

则称该电路是分频系数为 N 的分频电路，简称为 N 分频器，或 $\div N$ 电路。

题目要求分频系数分别为 1/2、1/3、1/4、1/5、1/6，即计数器分别为二、三、四、五、六进制计数器。74HC148 的真值表见表 5-16，当输入 $\bar{I}_0 \sim \bar{I}_7$ 分别为 0 时，输出 $\bar{A}_2$ 、 $\bar{A}_1$ 、 $\bar{A}_0$ 分别为相应二进制数的反码输出，将 A、B、C、D、E 分别取反后加到 74160 的数据输入端，使 A、B、C、D、E 分别为 1 时，74160 分别为二、三、四、五、六进制计数器，逻辑图如图 5-60 所示。

表 5-16 习题 5-25 的表

输 入									输 出				
$\bar{I}_8$	$\bar{I}_0$	$\bar{I}_1$	$\bar{I}_2$	$\bar{I}_3$	$\bar{I}_4$	$\bar{I}_5$	$\bar{I}_6$	$\bar{I}_7$	$\bar{A}_2$	$\bar{A}_1$	$\bar{A}_0$	$\bar{E}$	$\bar{S}$
1	x	x	x	x	x	x	x	x	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	x	x	x	x	x	x	x	0	0	0	0	0	1
0	x	x	x	x	x	x	0	1	0	0	1	0	1
0	x	x	x	x	x	0	1	1	0	1	0	0	1
0	x	x	x	x	0	1	1	1	0	1	1	0	1
0	x	x	x	0	1	1	1	1	1	0	0	0	1
0	x	x	0	1	1	1	1	1	1	0	1	0	1
0	x	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1




图 5-60 习题 5-25 的图

5-26 设计一个灯光控制逻辑电路。要求红、黄、绿三种颜色的灯在时钟信号作用下的状态转换顺序见表 5-17。表中的 1 表示“亮”，0 表示“灭”。要求电路能自启动。

解：由表 5-17 可知，将红、黄、绿三种颜色的灯在时钟信号作用下的状态转换作为输出，设为 $F_2F_1F_0$ ，利用 4 位二进制计数器 74HC161 实现八进制计数器，并用 3-8 线译码器对状态变量 $Q_2Q_1Q_0$ 进行译码，译码输出用于控制红、黄、绿三种颜色的灯。

表 5-17 习题 5-26 的表 1

CP 顺序	红	黄	绿
0	0	0	0
1	1	0	0
2	0	1	0
3	0	0	1
4	1	1	1
5	0	0	1
6	0	1	0
7	1	0	0
8	0	0	0

将状态变量和输出变量的取值组合列成真值表，见表 5-18。由真值表得 $F_2=m_1+m_4+m_7$ ， $F_1=m_2+m_4+m_6$ ， $F_0=m_3+m_4+m_5$ ，画出逻辑图如图 5-61 所示。

表 5-18 习题 5-26 的表 2

Q_1^*	Q_2^*	Q_1^*	Q_0^*	F_2	F_1	F_0
0	0	0	0	0	0	0
0	0	0	1	1	0	0
0	0	1	0	0	1	0
0	0	1	1	0	0	1
0	1	0	0	1	1	1
0	1	0	1	0	0	1
0	1	1	0	0	1	0
0	1	1	1	1	0	0




图 5-61 习题 5-26 的图

5-27 设计一个流水灯控制电路。要求红、黄、绿三种颜色的灯在秒脉冲作用下顺序、

循环点亮。红、黄、绿灯每次亮的时间分别为 5 秒、1 秒、10 秒。要求列出真值表，画出逻辑图，并检查电路能否自启动。

解：题目要求红、黄、绿三种颜色的灯在秒脉冲作用下顺序、循环点亮，红、黄、绿灯每次亮的时间分别为 5 秒、1 秒、10 秒，时间和为 $5+1+10=16$ ，因此用 4 位二进制计数器 74HC161 和相应的门电路实现。根据题意，列出真值表如表 5-19 所示。

表 5-19 习题 5-27 的表

Q_3^*	Q_2^*	Q_1^*	Q_0^*	F_2	F_1	F_0
0	0	0	0	1	0	0
0	0	0	1	1	0	0
0	0	1	0	1	0	0
0	0	1	1	1	0	0
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	0	1
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	0	0	1
1	1	1	1	0	0	1

由真值表画出卡诺图如图 5-62 所示。

$Q_3^*Q_2^*$ \ $Q_1^*Q_0^*$					
		00	01	11	10
00	00	100	100	100	100
01	00	100	010	001	001
11	00	001	001	001	001
10	00	001	001	001	001

图 5-62 习题 5-27 的图 1

从而可得

$$F_2 = \overline{Q_3^n} \cdot \overline{Q_2^n} + \overline{Q_3^n} \cdot \overline{Q_1^n} \cdot \overline{Q_0^n} = \overline{\overline{Q_3^n} \cdot \overline{Q_2^n} \cdot \overline{Q_3^n} \cdot \overline{Q_1^n} \cdot \overline{Q_0^n}}$$

$$F_1 = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n} = \overline{\overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n}}$$

$$F_0 = \overline{Q_3^n} + \overline{Q_2^n} \overline{Q_1^n} = \overline{\overline{Q_3^n} \cdot \overline{Q_2^n} \overline{Q_1^n}}$$

画出逻辑图如图 5-63 所示。




图 5-63 习题 5-27 的图 2

5-28 用 Verilog 语言设计一个带进位的同步 64 进制计数器，要求该计数器具有复位（清零）和使能功能。写出符合 Verilog 语言规范的用户源文件。

解：源程序如下，仿真结果如图 5-64 所示。

```

module Counter64(
    input wire CP, CRn, LDn,
    input wire ENP, ENT,
    input wire [5:0] D,
    output reg [5:0] Q,
    output wire Qcc);
    assign Qcc = CRn & LDn & ( Q == 6'b111111 );
    always @( posedge CP or negedge CRn )
    begin
        if ( ~CRn ) begin
            Q <= 6'b000000; end
        else if ( ~LDn )
            Q <= D;
        else begin
            case ( {ENT, ENP} )
                2'b11: if ( Q < 6'b111111 ) begin
                    Q <= Q + 1; end
                    else if ( Q == 6'b111111 ) begin
                        Q <= 6'b000000; end
                default: begin
                    Q <= Q; end
            endcase
        end
    end
endmodule

```