
FACULTY OF ENGINEERING
CHULALONGKORN UNIVERSITY
2110252 DIGITAL COMPUTER LOGIC
EXAM2 - 2026

1. จงสร้างวงจร counter ที่รับข้อมูล Input 1 Bit จำนวน 6 ตัว (**reset clock load X Y Z**) และแสดงผลลัพธ์ Output 1 Bit จำนวน 3 ตัว (**A B C**) โดยมีการนับตัวเลขตามลำดับดังต่อไปนี้



ลำดับความสำคัญของสัญญาณควบคุมเป็นดังนี้

เมื่อ **reset** เป็น 1 → ให้ผลลัพธ์เป็น 1 0 1 (**A B C**) ทันทีโดยไม่ต้องรอ **clock** (**asynchronous reset**)

เมื่อ **load** เป็น 1 → ที่ขอบขาขึ้นของ **clock** ให้ผลลัพธ์เป็นไปตามค่าของ **X Y Z** (**A B C**) (**synchronous load**)

โดยเมื่อ **reset และ load** มีค่าเป็น 1 ทั้งคู่ให้ทำการ **reset** เนื่องจาก **reset** มีลำดับความสำคัญมากกว่า **load**

นอกนั้นให้นับค่าของ counter ตามลำดับแผนผังข้างต้น 101 001 110 011 000 100 101 ... (**A B C**)

หาก counter อยู่ใน state ที่ไม่อยู่ในลำดับการนับ (**010** หรือ **111** ซึ่งเกิดขึ้นได้จากการ **load**) เมื่อถึงขอบขาขึ้นของ **clock** ถัดไปให้ไปที่ state **0 1 1** (**A B C**) ทั้งนี้ **reset** และ **load** ยังมีลำดับความสำคัญสูงกว่าเสมอ

วงจรนี้ให้ทำงานแบบ positive edge synchronous clock ยกเว้นสัญญาณ reset ที่ทำงานแบบ asynchronous คือ เมื่อ reset เป็น 1 ผลลัพธ์ต้องเปลี่ยนเป็น 1 0 1 ทันทีโดยไม่ต้องรอ clock และค้างไว้จนกว่า reset จะกลับเป็น 0

รับประกันว่าในตอนเริ่มต้นการทำงาน จะทำการ reset ก่อนเสมอ

หมายเหตุ ตัว grader จะไม่เปลี่ยนค่า **reset**, **load** และ **X Y Z** พร้อมกับขอบขาขึ้นของ **clock**

Input

clock เป็นสัญญาณขนาด 1 บิต

reset เป็นสัญญาณขนาด 1 บิต

load เป็นสัญญาณขนาด 1 บิต

X Y Z เป็นสัญญาณขนาด 1 บิต

Output

A B C เป็นสัญญาณขนาด 1 บิต

Template และ ตัวอย่าง testcase จะอยู่ใน Exam2_1_Template.dig

คะแนน

คะแนนเต็ม 100 คะแนน โดยมีจาก Grader 90 คะแนน และถ้าถูกต้องทุก Case ภายใน 1 ช.ม. จะได้อีก 10 คะแนน