2. จงออกแบบและสร้างวงจร Sequential Logic แบบ Synchronous เพื่อหาว่าอนุกรมเลขคณิตที่มีพจน์แรกเป็น **A** และผลต่างร่วมเป็น **D** จะต้องบวกกันอย่างน้อยกี่พจน์ (**K**) ผลรวม (**S**) จึงจะมีค่ามากกว่าหรือเท่ากับ **N** โดยการทำงานของวงจรต้องอาศัยการวนซ้ำ (Loop) เพื่อบวกค่าทีละพจน์ และต้องแสดงการออกแบบ ASM ลงในกระดาษเพื่อการตรวจสอบในภายหลัง

S = A + (A+D) + (A+2D) + ... + (A+(K−1)D) ≥ N โดย K มีค่าน้อยที่สุด

เช่น

A = 3, D = 2, N = 20 ⟶ 3 + 5 + 7 + 9 = 24 ≥ 20 ดังนั้น **K = 4, S = 24**

A = 1, D = 1, N = 10 ⟶ 1 + 2 + 3 + 4 = 10 ≥ 10 ดังนั้น **K = 4, S = 10** (ผลรวมเท่ากับ N พอดีให้หยุด)


A = 12, D = 5, N = 7 ⟶ 12 ≥ 7 ดังนั้น **K = 1, S = 12**

A = 5, D = 3, N = 0 ⟶ ไม่ต้องบวกเลย ดังนั้น **K = 0, S = 0**

ลำดับการทำงานและเงื่อนไข

- **reset** ทำงานแบบ synchronous ที่ขอบขาขึ้นของ **clock** และมีความสำคัญสูงสุด เมื่อ reset = 1 ที่ขอบขาขึ้นใดก็ตาม ไม่ว่าวงจรกำลังรอ กำลังคำนวณ หรือคำนวณเสร็จแล้ว ให้หยุดงานที่ทำอยู่ กลับไปรอสัญญาณ **start** ใหม่ และให้ **K = 0, S = 0, busy = 0**
- ถ้า **reset** และ **start** เป็น 1 พร้อมกัน ให้ทำ reset และไม่ต้องเริ่มคำนวณ
- grader จะตั้งค่า **A, D, N** ก่อนหรือพร้อมกับ **start = 1** และให้ start = 1 เพียง 1 clock วงจรเริ่มคำนวณที่ขอบขาขึ้นแรกของ clock ที่ start = 1 (ไม่ต้องสร้างวงจรตรวจจับขอบของ start)
- **A, D, N** จะคงค่าเดิมตั้งแต่ start จนกว่า grader ตรวจคำตอบเสร็จ (ไม่ต้องสร้าง register เก็บค่า A, D, N) แต่หลัง reset อาจมีการป้อนค่าใหม่สำหรับการคำนวณรอบถัดไป
- **busy** ต้องเป็น 1 ตั้งแต่ขอบขาขึ้นของ clock ที่รับ start จนกว่าจะคำนวณเสร็จ แล้วจึงเป็น 0 โดย busy ต้องเป็น 1 อย่างน้อย 1 clock เสมอ แม้กรณี N = 0 นอกเวลาคำนวณให้ busy = 0
- ต้องคำนวณเสร็จภายใน **3K + 10 clocks** นับจากขอบขาขึ้นของ clock ที่รับ start ระหว่างนั้น grader จะไม่ตรวจค่า K, S และ busy (ยกเว้น busy ที่ขอบขาขึ้นที่รับ start) จากนั้นจึงตรวจคำตอบ
- หลังคำนวณเสร็จ ให้คงค่า **K, S** และ **busy = 0** ไว้ แม้ grader จะเปลี่ยนค่า A, D, N หรือให้ start = 1 อีก จนกว่าจะได้รับ reset (การเริ่มคำนวณรอบใหม่ต้อง reset ก่อนเสมอ)
- grader จะไม่เปลี่ยนค่า input ใด ๆ พร้อมกับขอบขาขึ้นของ clock

วงจรนี้ให้ทำงานแบบ positive edge synchronous clock ทั้งหมด (รวมถึง reset)



ภาพที่ 1 ตัวอย่าง timing diagram (A = 3, D = 2, N = 20) ช่วงแรเงาคือช่วงที่ grader ไม่ตรวจค่า จำนวน clock ระหว่างคำนวณขึ้นกับการออกแบบ

Input

A เป็นเลข binary จำนวน 16 บิต มีค่าระหว่าง 1 <= A <= 15

D เป็นเลข binary จำนวน 16 บิต มีค่าระหว่าง 1 <= D <= 15

N เป็นเลข binary จำนวน 16 บิต มีค่าระหว่าง 0 <= N <= 255

clock เป็นสัญญาณขนาด 1 บิต

start เป็นสัญญาณขนาด 1 บิต

reset เป็นสัญญาณขนาด 1 บิต

Output

K เป็นเลข binary จำนวน 16 บิต (มีค่าไม่เกิน 23)

S เป็นเลข binary จำนวน 16 บิต (มีค่าไม่เกิน 343)

busy เป็นสัญญาณขนาด 1 บิต

หมายเหตุ 1 ทุกค่าเป็นเลขฐานสองแบบไม่มีเครื่องหมาย (unsigned)

หมายเหตุ 2 ไม่อนุญาตให้ใช้ ROM, RAM, EEPROM และ Look-Up Table

Template และ ตัวอย่าง testcase จะอยู่ใน Exam2_2_Template.dig

คะแนน

คะแนนเต็ม 100 คะแนน โดยมีจาก Grader 90 คะแนน และ ถ้าถูกต้องทุก Case ภายใน 1 ช.ม. จะได้อีก 10 คะแนน

คะแนนย่อย

- 20 คะแนน N <= A (คำตอบ K = 0 หรือ 1)

- 30 คะแนน A = 1 และ D = 1

- 40 คะแนน ค่าทั่วไป รวมถึงการ reset ระหว่างคำนวณ การป้อนค่าใหม่หลัง reset และการให้ start หลังคำนวณเสร็จ