3. จงออกแบบและสร้างวงจร Sequential Logic แบบ Synchronous ที่รับตัวเลข **N** เข้ามาทีละตัว แล้วนับจำนวนบิตที่เป็น 1 รวมของทุกตัวเลขที่รับเข้ามา (**ones**) และนับจำนวนตัวเลขที่มีบิต 1 เป็นจำนวนคี่ (**odd**) โดยจะนับจำนวนบิต 1 ด้วยวิธีใดก็ได้ (เช่น shift ทีละบิตแบบวนซ้ำ หรือวงจร combinational) และต้องแสดงการออกแบบ ASM ลงในกระดาษเพื่อการตรวจสอบในภายหลัง

เช่น รับค่า 5, 7, 255, 0, 128, 6 ตามลำดับ

N = 5 (0000 0101) ⟶ มีบิต 1 จำนวน 2 ตัว (คู่) ดังนั้น **ones = 2, odd = 0**

N = 7 (0000 0111) ⟶ มีบิต 1 จำนวน 3 ตัว (คี่) ดังนั้น **ones = 5, odd = 1**

N = 255 (1111 1111) ⟶ มีบิต 1 จำนวน 8 ตัว (คู่) ดังนั้น **ones = 13, odd = 1**

N = 0 (0000 0000) ⟶ มีบิต 1 จำนวน 0 ตัว (คู่) ดังนั้น **ones = 13, odd = 1**


N = 128 (1000 0000) ⟶ มีบิต 1 จำนวน 1 ตัว (คี่) ดังนั้น **ones = 14, odd = 2**

N = 6 (0000 0110) ⟶ มีบิต 1 จำนวน 2 ตัว (คู่) ดังนั้น **ones = 16, odd = 2**

ลำดับการทำงานและเงื่อนไข

- **reset** ทำงานแบบ synchronous ที่ขอบขาขึ้นของ **clock** และมีความสำคัญสูงสุด เมื่อ reset = 1 ที่ขอบขาขึ้นใดก็ตาม ไม่ว่าวงจรกำลังรอหรือกำลังประมวลผล ให้ทิ้งตัวเลขที่ประมวลผลค้างอยู่ แล้วให้ **ones = 0, odd = 0, busy = 0** และรอรับตัวเลขใหม่
- ถ้า **reset** และ **new** เป็น 1 พร้อมกัน ให้ทำ reset และไม่ต้องรับตัวเลขนั้น
- grader จะ reset อย่างน้อย 1 clock ตอนเริ่มทดสอบ
- grader จะตั้งค่า **N** ก่อนหรือพร้อมกับ **new = 1** และให้ new = 1 เพียง 1 clock วงจรรับตัวเลขที่ขอบขาขึ้นแรกของ clock ที่ new = 1 (ไม่ต้องสร้างวงจรตรวจจับขอบของ new)
- **N** จะคงค่าเดิมตั้งแต่ new จนกว่า grader ตรวจผลของตัวเลขนั้นเสร็จ
- **busy** ต้องเป็น 1 ตั้งแต่ขอบขาขึ้นของ clock ที่รับ new จนกว่าจะประมวลผลตัวเลขนั้นเสร็จ แล้วจึงเป็น 0 โดย busy ต้องเป็น 1 อย่างน้อย 1 clock เสมอ แม้กรณี N = 0 นอกเวลาประมวลผลให้ busy = 0
- ตัวเลขแต่ละตัวต้องประมวลผลเสร็จภายใน **15 clocks** นับจากขอบขาขึ้นของ clock ที่รับ new ระหว่างนั้น grader จะไม่ตรวจค่า ones, odd และ busy (ยกเว้น busy ที่ขอบขาขึ้นที่รับ new) จากนั้นจึงตรวจผล
- หลังประมวลผลเสร็จ ให้คงค่า **ones, odd** และ **busy = 0** ไว้จนกว่าจะได้รับตัวเลขถัดไปหรือ reset
- grader จะไม่ให้ new ซ้ำระหว่างที่ตัวเลขก่อนหน้ายังไม่ครบ 15 clocks และหลัง reset แต่ละครั้งจะป้อนตัวเลขไม่เกิน 30 ตัว
- grader จะไม่เปลี่ยนค่า input ใด ๆ พร้อมกับขอบขาขึ้นของ clock

วงจรนี้ให้ทำงานแบบ positive edge synchronous clock ทั้งหมด (รวมถึง reset)



ภาพที่ 1 ตัวอย่าง timing diagram (รับ 5 แล้วรับ 7) ช่วงแรเงาคือช่วงที่ grader ไม่ตรวจค่า จำนวน clock ระหว่างประมวลผลขึ้นกับการออกแบบ

Input

N เป็นเลข binary จำนวน 8 บิต มีค่าระหว่าง 0 <= N <= 255

new เป็นสัญญาณขนาด 1 บิต

reset เป็นสัญญาณขนาด 1 บิต

clock เป็นสัญญาณขนาด 1 บิต

Output

ones เป็นเลข binary จำนวน 8 บิต (มีค่าไม่เกิน 240)

odd เป็นเลข binary จำนวน 8 บิต (มีค่าไม่เกิน 30)

busy เป็นสัญญาณขนาด 1 บิต

หมายเหตุ 1 ทุกค่าเป็นเลขฐานสองแบบไม่มีเครื่องหมาย (unsigned)

หมายเหตุ 2 0 ถือเป็นจำนวนคู่ ดังนั้น N = 0 (มีบิต 1 เป็น 0 ตัว) จะไม่ถูกนับใน odd

Template และ ตัวอย่าง testcase จะอยู่ใน Exam2_3_Template.dig

คะแนน

คะแนนเต็ม 100 คะแนน โดยมีจาก Grader 90 คะแนน และ ถ้าถูกต้องทุก Case ภายใน 1 ช.ม. จะได้อีก 10 คะแนน

คะแนนย่อย

- 20 คะแนน รับตัวเลขเพียง 1 ตัวหลัง reset
- 30 คะแนน รับตัวเลขหลายตัวต่อเนื่อง โดยไม่มี reset ระหว่างทาง

- 40 คะแนน ค่าทั่วไป รวมถึงการ reset ระหว่างประมวลผล การให้ reset พร้อมกับ new และหลายรอบที่มี reset คั่น