

FACULTY OF ENGINEERING
CHULALONGKORN UNIVERSITY
2110252 DIGITAL COMPUTER LOGIC
EXAM2 - 2025

2. จงออกแบบและสร้างวงจร Sequential Logic แบบ Synchronous เพื่อคำนวณ หาผลรวมของจำนวนคู่ทั้งหมดตั้งแต่ M (8 bits) ถึง N (8 bits) โดยเก็บไว้ใน Z (16 bits) โดยการทำงานของวงจรต้องอาศัยการวนซ้ำ (Loop) เพื่อบวกค่าทีละรอบ จนกว่าจะครบจำนวนที่กำหนด และต้องแสดงการออกแบบ ASM ลงในกระดาษเพื่อการตรวจสอบในภายหลัง

เงื่อนไขคือ $M \geq 0$, $N \geq 0$, M อาจจะมากกว่าหรือเท่ากับ N ก็ได้

เช่น

$M = 1, N = 10 \quad \rightarrow \text{ผลรวม } Z = 2 + 4 + 6 + 8 + 10 = 30$

$M = 20, N = 25 \quad \rightarrow \text{ผลรวม } Z = 20 + 22 + 24 = 66$

$M = 30, N = 29 \quad \rightarrow \text{ผลรวม } Z = 0$

- วงจรจะเริ่มทำงานเมื่อมีการเปลี่ยนค่า **start** จาก 0 เป็น 1 ระหว่างการทำงานให้ **busy** เป็น 1 และเมื่อทำงานเสร็จสิ้นให้แสดงค่าของ Z และให้ค่า **busy** เป็น 0

- เมื่อได้รับสัญญาณ **reset** ให้ทำการเริ่มต้นวงจรใหม่และรอรับสัญญาณ **start** เพื่อเริ่มทำงานใหม่

วงจรนี้ให้ทำงานแบบ synchronous และเมื่อมีสัญญาณ **reset** ให้ระบบ reset ภายใน 1 clock

Input

M เป็นเลข binary จำนวน 8 บิต มีค่าระหว่าง $0 \leq M \leq 255$

N เป็นเลข binary จำนวน 8 บิต มีค่าระหว่าง $0 \leq N \leq 255$

clock เป็นสัญญาณขนาด 1 บิต

start เป็นสัญญาณขนาด 1 บิต

reset เป็นสัญญาณขนาด 1 บิต

Output

Z เป็นเลข binary จำนวน 16 บิต

busy เป็นสัญญาณขนาด 1 บิต

หมายเหตุ 1 ช่วงระหว่างคำนวณไม่ต้องสนใจสัญญาณ **start**

หมายเหตุ 2 เมื่อคำนวณเสร็จให้คงค่า Z จนกว่าจะได้ค่า **reset** ใหม่

หมายเหตุ 3 ตัว grader จะรอสัญญาณไม่ต่ำกว่า 20 clocks แต่ไม่เกิน $(M-N)*5$ clocks

Template และ ตัวอย่าง testcase จะอยู่ใน Exam2_2_Template.dig