

3. จงออกแบบและสร้างวงจร Sequential Logic แบบ Synchronous เพื่อนับว่าลำดับตัวเลขที่รับเข้ามา (N) มีกี่ตัวที่หารด้วย 3 ลงตัว (num3) และมีกี่ตัวที่หารด้วย 5 ลงตัว (num5) โดยต้องแสดงการออกแบบ ASM ลงในกระดาษเพื่อการตรวจสอบในภายหลัง เช่น ถ้ารับค่าเข้ามาเป็น 14 15 3 5 4 15 10 จะตอบ num3 = 3 num5 = 4

14	หาร 3 ไม่ลงตัว	→ num3 = 0	หาร 5 ไม่ลงตัว	→ num5 = 0
15	หาร 3 ลงตัว	→ num3 = 1	หาร 5 ลงตัว	→ num5 = 1
3	หาร 3 ลงตัว	→ num3 = 2	หาร 5 ไม่ลงตัว	→ num5 = 1
5	หาร 3 ไม่ลงตัว	→ num3 = 2	หาร 5 ลงตัว	→ num5 = 2
4	หาร 3 ไม่ลงตัว	→ num3 = 2	หาร 5 ไม่ลงตัว	→ num5 = 2
15	หาร 3 ลงตัว	→ num3 = 3	หาร 5 ลงตัว	→ num5 = 3
10	หาร 3 ไม่ลงตัว	→ num3 = 3	หาร 5 ลงตัว	→ num5 = 4

- เมื่อสัญญาณ new เปลี่ยนจาก 0 เป็น 1 ให้วงจรทำการรับค่า N เพื่อไปประมวลผล ระหว่างการทำงานให้ busy เป็น 1 และเมื่อทำงานเสร็จสิ้นให้แสดงค่าของ num3 และ num5 และให้ค่า busy เป็น 0 และระบบต้องประมวลผลแต่ละเลขที่รับเข้ามาใหม่ให้เสร็จภายใน 10 clock

- เมื่อได้รับสัญญาณ reset ให้ทำการเริ่มต้นวงจรใหม่, set ค่า num3 และ num5 เป็น 0 และรอรับสัญญาณ new เพื่อเริ่มทำงานใหม่

วงจรนี้ให้ทำงานแบบ synchronous และเมื่อมีสัญญาณ reset ให้ระบบ reset ภายใน 1 clock

Input

N เป็นเลข binary จำนวน 4 บิต

new เป็นสัญญาณขนาด 1 บิต

reset เป็นสัญญาณขนาด 1 บิต

clock เป็นสัญญาณขนาด 1 บิต

Output

num3 เป็นเลข binary จำนวน 8 บิต

num5 เป็นเลข binary จำนวน 8 บิต

busy เป็นสัญญาณขนาด 1 บิต

หมายเหตุ1 ช่วงระหว่างจำนวนไม่ต้องสนใจสัญญาณ new ให้ทำงานไปจนกระทั่งจำนวนเสร็จ จึงส่งค่า num3 และ num5 ค้างไว้

หมายเหตุ2 ตัว grader จะรอสัญญาณไม่เกิน 10 clocks ต่อจำนวน input ที่เพิ่มขึ้น 1 ตัว

Template และ ตัวอย่าง testcase จะอยู่ใน Exam2_3_Template.dig

คะแนน

คะแนนเต็ม 100 คะแนน โดยมีจาก Grader 90 คะแนน และ ถ้าถูกต้องทุก Case ภายใน 1 ชม. จะได้อีก 10 คะแนน