
Universidade Federal da Paraíba


Drayton Corrêa Filho

Relatório da 4ª Avaliação Projeto no Quartus II Como último projeto o professor requisitou que fosse feito um operador matemático que poderia somar, subtrair, inverter e acumular um determinado valor. Tal conjunto consistia de dois *multiplexers*, um inversor, um somador de 4 bits e um *flip-flop* que serviria como acumulador. A disposição que deveria ser organizada tais componentes foi fornecida através da imagem a seguir.



Para executar isso no *Quartus* foi necessário primeiramente buscar os arquivos *VHDL* de antigos exemplos os quais serviriam como *components* dessa aplicação e coloca-los no diretório em que seria posto o *VHDL* de mais alto nível desse projeto.

Feito isso, criei o *top-level* nomeando-o de *add_sub_inv_acc* e declarei no interior de sua *architecture* os *components* para logo após chamá-los de tal forma a que fosse construído uma composição parecida à do desenho acima, utilizando, é claro, de sinais auxiliares que serviram de forma similar a fios ligando os blocos, o código do *top-level* é mostrado na próxima página e a sua visualização *Register-Transfer Level* (feita indo em *Tools, Netlist Viewers* e *RTL Viewer*) é exibida abaixo.



```
library IEEE;
       use IEEE.STD LOGIC 1164.all;
     Entity add_sub_inv_acc is
         port(a: in STD LOGIC VECTOR(3 downto 0);
 5
                sel0, sell, clock: in STD LOGIC;
 6
               cout: out STD LOGIC;
               s: out STD LOGIC VECTOR(3 downto 0));
 8
     end;
 9
10
    Parchitecture struct of add sub inv acc is
11
     □component somador_4bits
12
    □ port(c0: in STD LOGIC;
13
               a, b: in STD_LOGIC_VECTOR(3 downto 0);
pg, gg, c4: out STD_LOGIC;
s: out STD_LOGIC_VECTOR(3 downto 0));
14
15
16
      end component;
17
18
19
    Floomponent mux2
    port(d0, d1: in STD_LOGIC_VECTOR(3 downto 0);
20
               s: in STD LOGIC:
21
               y: out STD LOGIC VECTOR(3 downto 0));
22
23
      end component;
24
25
    Component inverter
    port(a: in STD_LOGIC_VECTOR(3 downto 0);
26
              y: out STD_LOGIC_VECTOR(3 downto 0));
27
      end component;
28
29
30
    Component flop
    port(clk: in STD LOGIC;
31
               d: in STD_LOGIC_VECTOR(3 downto 0);
q: out STD_LOGIC_VECTOR(3 downto 0));
32
33
34
      end component;
35
      signal ainv, amux0, amux1, yacc: STD_LOGIC_VECTOR(3 downto 0);
signal soma: STD_LOGIC_VECTOR(3 downto 0);
36
37
38
      signal pg, gg: STD LOGIC;
39
40
      begin
         inv: inverter port map(a, ainv);
41
42
          mux0: mux2 port map(a, ainv, sel0, amux0);
43
          mux1: mux2 port map(amux0, soma, sell, amuxl);
          somador: somador 4bits port map(sel0, amux0, yacc, pg, gg, cout, soma);
acc0: flop port map(clock, amux1, yacc);
44
45
          s <= amux1;
46
```

Em seguida, foi o momento de criar os vetores que seriam usados para testar o código acima e, para isso, eu confeccionei um programa em C que basicamente executava da mesma forma que o *add_sub_inv_acc*, mas com uma sequência de entrada preestabelecida.

```
#include <stdio.h>
       #include <math.h>
     int main (void) {
           int pg, gg;
int sel0, sell, i;
           int c0, bit0, bit1, bit2, bit3;
           int a[4], b[4], acc[4], s[4];
int ainv[4];
11
           int clock = 1:
12
13
           int contador = 1;
14
15
           for(sel0 = 0; sel0 <= 1; sel0++) {</pre>
               16
17
18
19
20
21
                                     int cout:
22
23
                                     if(clock == 0) {
24
25
                                         clk = 0;
26
                                    if(clock == 1) {
    clk = 1;
27
28
29
                                    // Entrada do a de 4 bits
```


Feito isso, executei-o e copiei os vetores gerados da *prompt* para um arquivo *example.tv* que foi posto no diretório *simulation/modelsim* dentro da pasta do projeto. Um pequeno fragmento desses vetores é exibido ao lado.

Em seguida, foi o momento de criar o *test bench* que aceitaria esses vetores e, para isso, eu copiei um de exemplos passados e o adaptei, um detalhe importante é que, assim como o *flop* e o *flopenr*, o *add_sub_inv_acc* precisou de um *clock* auxiliar dentro do *testbench* pois em seu interior foi usado um *flip-flop*, já que esse circuito tem uma memória e os valores posteriores de cada linha de teste dependem dos anteriores guardados no acumulador.


```
0_0_0000_0000_0_1
        0 0 0011 0011 0 0
        0_0_0100_0100_0_1
0_0_0101_0101_0_0
         0 0 0110 0110 0
        0 0 0111 0111_0_0
         0_0_1001_1001_1
11
        0 0 1010 1010
        0 0 1101 1101 1
        0_0_1110_1110_
0_0_1111_1111_
        0 1 0000 1111 0 1
        0_1_0001_0000_1
0_1_0010_0010_0
        0 1 0011 0011 0 0
        0_1_0100_0111_0_1
0_1_0101_1000_0_0
        0 1 0110 1110 0 1
        0 1 0111 1111 0 0
0 1 1000 0111 1 1
0 1 1001 1000 1 0
0 1 1010 0010 1 1
24
25
         0_1_1011_0011
         0 1 1101 0000 1 0
```

```
1
      library IEEE;
      use IEEE.STD LOGIC 1164.ALL;
     use IEEE.STD LOGIC arith.ALL;
     use IEEE.STD_LOGIC_unsigned.ALL;
 5
     use STD.TEXTIO.ALL ;
    Entity testbench add sub inv acc is
 8
        -- no inputs or outputs
9
     end;
10
    architecture test of testbench add sub inv acc is
11
   component add_sub_inv_acc
port(a: in STD_LOGIC_VECTOR(3 downto 0);
12
13
             sel0, sell, clock: in STD LOGIC;
              cout: out STD LOGIC;
15
              s: out STD_LOGIC_VECTOR(3 downto 0));
16
17
        end component;
18
     signal clk, clock: STD LOGIC;
19
20
     signal sel0, sell, cout, coutexpected: STD_LOGIC;
21
      signal a, s, sexpected: STD_LOGIC_VECTOR(3 downto 0);
     constant MEMSIZE: integer := 64;
22
     type tvarray is array (MEMSIZE downto 0) of STD_LOGIC_VECTOR (11 downto 0);
23
24
      signal testvectors: tvarray;
25
     shared variable vectornum, errors: integer;
26
27
     begin
28
      -- instantiate device under test
      dut: add_sub_inv_acc port map (a, sel0, sell, clock, cout, s);
29
30
      -- generate clock
31
   process begin
32
         clk <= '1'; wait for 15 ns;
         clk <= '0'; wait for 10 ns;
```

A próxima etapa consistiu de efetivamente testar o projeto rodando a simulação *RTL* indo em *Tools, Run EDA Simulation Tool* e *EDA RTL Simulation*.




Em seguida, eu selecionei os *signals s, sexpected, sel0, sel1, cout, coutexpected, clock* e *q* e os exibi no formato de lista abaixo.




Como é possível observar, a simulação *RTL* não gerou quaisquer erros, então foi possível seguir para o próximo passo, que foi a simulação


gate level. Mas antes, como sempre feito anteriormente, eu fui no testbench do projeto e mudei o tempo de espera de subida do clk de 15 ns para 5 ns. Após isso, rodei a simulação.



Com isso foram gerados 312 erros, logo eu subi o tempo de espera para 10 ns, o que produziu o seguinte resultado.



O número de erros decaiu para 152, mas não chegou a 0, então foi preciso subir o tempo de espera para 15 ns.



O que finalmente fez o número de erros chegar em 0, sendo possível concluir que 15 ns é o tempo de espera mínimo para que não sejam gerados erros.