
Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI

4η Εργαστηριακή ἀσκηση

Σχεδίαση σύνθετων αριθμητικών κυκλωμάτων VLSI



Τζανάκη Βασιλική (03108062) Τζίμα Σοφία (03108052)


05/01/2012

1. Ένας πλήρης αφαιρέτης είναι ένα σύστημα που αφαιρεί το bit Y από το bit X, λαμβάνοντας υπ' όψιν το κρατούμενο της προηγούμενης αφαιρέσεως Cin. Στην έξοδο παράγεται η διαφορά D και το νέο κρατούμενο Cout. Ο πίνακας και οι εξισώσεις λειτουργίας του πλήρους αφαιρέτη φαίνονται παρακάτω:


X	Y	Cin	D	Cout	
0	0	0	0	0	
0	0	1	1	1	
0	1	0	1	1	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	0	0	
1	1	0	0	0	
1	1	1	1	1	

$$D = ((X xor Y) xor Cin)$$

Cout = X'Y+ (X xor Y)' Cin




Οι παραπάνω εξισώσεις υλοποιούνται με πύλες NAND, NOR, XOR και NOT. Έτσι, το layout που προκύπτει είναι:



Επιβεβαιώνουμε την ορθή λειτουργία του κυκλώματος, από τον πίνακα, μέσω της προσομοίωσης:

Καθυστερήσεις – Προσομοίωση:




Για την καθυστέρηση, συγκρίνουμε τον χρόνο μεταξύ της εισόδου Υ και των εξόδων Cout και D. Παρατηρούμε, ότι ο χρόνος καθυστέρησης της εξόδου D είναι μικρότερος από το χρόνο καθυστέρησης της Cout, γιατί συμμετέχουν πιο πολλές πύλες στην κατασκευή του. Συγκεκριμένα, σύμφωνα με τις προσομοιώσεις, ο χρόνος καθυστέρησης ανόδου για την έξοδο D είναι ~1000psec ενώ ο χρόνος καθυστέρησης καθόδου είναι ~300psec.


Αντίστοιχα, για την έξοδο Cout, ο χρόνος καθυστέρησης ανόδου είναι ~1400psec ενώ ο χρόνος καθυστέρησης καθόδου, ~1600psec.

Τα παραπάνω επιβεβαιώνονται στις ακόλουθες εικόνες:

Καθυστέρηση Y-Cout:



<mark>Καθυστέρηση Υ-D:</mark>



2. Για την δεύτερη άσκηση υλοποιήσαμε έναν παράλληλο πολλαπλασιαστή αποθήκευσης κρατουμένου 4-bit με την τεχνική της παράκαμψης.

Η πράξη του πολλαπλασιασμού πραγματοποιείται με την παραγωγή των μερικών γινομένων και την πρόσθεση τους. Με την χρήση των μονάδων πλήρων αθροιστών (FA) αποθήκευσης κρατουμένου 1-bit μπορούμε να δημιουργήσουμε όλα τα μερικά αθροίσματα και και να πάρουμε το τελικό αποτέλεσμα.

Αυτό θα έχει προκύψει ως εξής: σε κάθε στάδιο θα έχουμε το τρέχον άθροισμα που προκύπτει από την πρόσθεση του αθροίσματος εξόδου του προηγούμενου σταδίου (Sout) και των κρατουμένων Cout (κρατούμενο εξόδου προηγούμενου σταδίου) και Cout_(n-1), όπου n-1 το κρατούμενο εξόδου του αμέσως δεξιότερου bit.

Για οικονομία στον χρόνο καθυστέρησης προσθέτουμε το κύκλωμα παράκαμψης που λειτουργεί ως εξής:


Οι είσοδοι Sin και x του πλήρη αθροιστή συνδέονται με τον διακόπτη που ελέγχεται από το y. Έτσι:

> Αν y=0 ο διακόπτης που ελέγχει το y ανοίγει επομένως η μονάδα αυτή παρακάμπτεται και η είσοδος αθροίσματος μεταφέρεται στην έξοδο.


> Aν y=1 τότε yx=x άρα οι είσοδοι Sin, x μεταφέρονται στον αθροιστή.

Το γ χρησιμοποιείται ως επιλογή και στον πολυπλέκτη αφού καθορίζει τον τρόπο υπολογισμού της εξόδου.

Προκύπτει έτσι η δομική μονάδα του παράλληλου πολλαπλασιαστή αποθήκευσης κρατουμένου με την τεχνική της παράκαμψης:




Συνδέοντας τις μονάδες παράλληλα και προσθέτοντας τον πλήρη αθροιστή 4-bit για το τελευταίο στάδιο προκύπτει το τελικό κύκλωμα:




Οι πύλες and πριν από τον αθροιστή χρησιμεύουν στο να εξασφαλίσουν ότι η έξοδος κρατουμένου όλης της διαγωνίου είναι 0 αν y=0.


Χρησιμοποιώντας τα έτοιμα κυκλώματα που δίνονται, υλοποιούμε τα απαραίτητα για το τελικό κύκλωμα: πολυπλέκτης 2 σε 1:




πύλη μετάδοσης:




<u>αθροιστής 4-bit:</u>



μονάδα FAB:




3. Έτσι προκύπτει το τελικό layout του πολλαπλασιαστή που φαίνεται στην εικόνα:



Εκτελούμε την προσομοίωση του παραδείγματος που επιβεβαιώνει την ορθή λειτουργία του:

P 7	P6	P5	P4	P3	P2	P1	$\mathbf{P0}$
	1	1	0	0	0	1	1
	1	0	1	1			
		0	0	0	0		
			0	0	0	0	
				1	0	1	1
			×	1	0	0	1
				1	0	1	1

και το αποτέλεσμα που λαμβάνουμε είναι το αναμενόμενο:



Για την παραπάνω προσομοίωση η κατανάλωση ισχύος είναι P=10.284mW. Εκτελούμε μια δεύτερη προσομοίωση με την εξής είσοδο:

Y=0011 X=0110

η οποία δίνει έξοδο: R=00010010

και η κατανάλωση που προκύπτει είναι P=7.064mW

Επαναλαμβάνουμε τις μετρήσεις στα έτοιμα κυκλώματα και λαμβάνουμε:

>για το mult44csa.msk:

P= 6.933mW P=7.942mW

>για το mult44cpa.msk:

P=5.701mW P=6.422mW

Όλες οι προσομοιώσεις γίναν για χρόνο 20n.