Ε.Μ.Π. - ΣΧΟΛΗ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ ΚΑΙ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ ΕΙΣΑΓΩΓΗ ΣΤΗ ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ VLSI


# Γενικά Θέματα 2011-2012




Τζανάκη Βασιλική (03108062) Τζίμα Σοφία (03108052) 31/01/2012


**ΘΕΜΑ** 1

Για κάθε συνάρτηση δίνεται το αντίστοιχο κύκλωμα σε επίπεδο transistor στο DSCH:  $\mathbf{F1}\text{=}(\mathbf{ABC}+\mathbf{A'B'C'D})\text{'}$ 




F2=A(BC+D)+BCD






# $\frac{\Theta EMA 2}{\alpha)F1 = [AB(CD+E)+CDE]'$

Το παρακάτω μονοπάτι Euler αντιστοιχεί στην υλοποίηση της συνάρτησης F1:




Σύμφωνα με αυτό κατασκευάζουμε το αντίστοιχο layout:




# β) F2 = [ABC+(A+B)CD+CB+CD)E]' = [B(AC+E)+CD(A+B+E)]'

Βρίσκουμε το παρακάτω μονοπάτι Euler για την συνάρτηση F2: A1->C1->E1->B1->C2->D->A2 ->B2->E2



Σύμφωνα με αυτό υλοποιούμε το layout του κυκλώματος όπως φαίνεται στην εικόνα:




#### Θέμα 3β


Με τη βοήθεια του compiler της Verilog του προγράμματος microwind υλοποιήσαμε το ζητούμενο κύκλωμα, σύμφωνα με τον κώδικα:

```
module XNOR (XNOR, XOR, A, B);
     input A,B;
     output XNOR, XOR;
     wire X,c,d,e, na, nb;
     pmos p 1 (X, VDD, A);
     pmos p_2(X, VDD, B);
     pmos n_1(X,c,A);
     nmos n 2(c, VSS, B);
     pmos p_3(XNOR, VDD, X);
     pmos p_4(d,VDD,A);
     pmos p 5(XNOR,d,B);
     nmos n 3(XNOR, e, X);
     nmos n_4(e, VSS, A);
     nmos n 5(e, VSS, B);
     pmos p1 (nA, Vdd, A);
     nmos n1 (nA, vss, A);
     pmos p2 (nB, vdd, B);
     nmos n2 (nB, vss, B);
     pmos p3 (XOR,B,A);
     nmos n3 (XOR, B, nA);
     pmos p4 (XOR, nB, nA));
     nmos n4 (XOR, nB, A);
endmodule
```

Μετά το compilation του κώδικα λαμβάνουμε το κύκλωμα που φαίνεται στην εικόνα:



Από την προσομοίωση μπορούμε να επαληθεύσουμε την ορθή λειτουργία του κυκλώματος και να υπολογίσουμε την καθυστέρηση απόκρισής του:



Παρατηρούμε ότι οι καθυστερήσεις είναι της τάξεως των psec. Συγκεκριμένα ο χρόνοα ανόδου είναι 17psec ενώ ο χρόνος καθόδου 15psec.

#### Θέμα 4α

Η δομική περιγραφή της πύλης w στην γλώσσα Verilog δίνεται από το παρακάτω module:


```
module thema_4 (w,x,y,z);
input x,y,z;
output w;
wire i1,i2;

pmos p1 (w,i1,z);
pmos p2 (i1,VDD,x);
pmos p3 (VDD,i1,y);


nmos n1 (w,VSS,z);
nmos n2 (VSS,i2,x);
nmos n3 (i2,w,y);

endmodule
```

Από τον compiler verilog του προγράμματος Microwind παίρνουμε το layout του κυκλώματος σε τεχνολογία CMOS:



Η ορθή λειτουργία της πύλης επιβεβαιώνεται μέσω της προσομοίωσης:



Η δομική περιγραφή σε verilog με χρήση των πυλών nand, not, nor και w είναι:

```
module f1(outq,a,b,c,d)
input a,b,c,d;
output outq;
wire 11,12,13,14;

nor(11,b,c);
not(12,11);

nand(13,b,c);
nand(14,13,d);
w(outq,a,12,14);
endmodule
```

```
module f2(outq,a,b,c,d)
input a,b,c,d;
output out;
wire l1,l2,l3;


w(l1,b,c,d);
not(l2,lq);
nand(l3,c,d);
not(l4,l3);

w(outq,a,l2,l4);
endmodule
```

## Άσκηση 5

#### Έχουμε το

κύκλωμα που υλοποιεί την συνάρτηση ((A)'(BC)')'. Αποτελείται από μια πύλη ΝΟΤ με είσοδο το Α και δύο πύλες NAND, όπως φαίνεται στο σχήμα:



Για να υπολογίσουμε τις καθυστερήσεις στον κάθε κλάδο δουλεύουμε ως εξής: παίρνουμε από τα αντίστοιχα διαγράμματα 4.25 του βιβλίου της τιμές τνω προδιαγραφών και υπολογίζουμε την εισερχόμενη καθυστέρηση από κάθε πύλη. Σύμφωνα με την εκφώνηση ο αντιστροφέας έχει drive strength X1 και η πύλη NAND X4 αντίστοιχα.

# Κλάδος Α->F:

Για τον αντιστροφέα ΙΝΥ, λαμβάνουμε από το διάγραμμα:

Cin=0,0036pF

Delay1=0,0253nsec

Delay2=0,0146nsec

Kload1=4,5257

Kload2=2,3675

άρα υπολογίζουμε:

$$p = \frac{(0,0253+0,0146)}{2} = 20 \ psec$$

$$Kload = \frac{(4,53+2,37)}{2} = 3,45$$

$$h = \frac{0.0163 \ pF}{0.0036 \ pF} = 4.52$$

όπου 0,0163 η χωρητικότητα εισόδου του άνω ακροδέκτη της πύλης NAND (X4), η οποία ισούται με την χωρητικότητα εξόδου του αντιστροφέα.

Τελικά βρίσκουμε ότι  $tinv = 20 \ psec + 3.6 \ \frac{fF}{gate} 4.52 \times 3.45 \ \frac{ns}{pF} = 76.14 \ psec$  .

Ομοίως για την ΝΑΝΟ Χ4 λαμβάνουμε:

Cin=0,01636pF Delay1=0,0295nsec Delay2=0,0181nsec Kload1=1,638 Kload2=0,7210

άρα υπολογίζουμε:

$$p = \frac{(0,0295+0,0181)}{2} = 23,6 \, psec$$

$$Kload = \frac{(1,1638+0,72)}{2} = 0,9419$$

$$h = \frac{0.1 \ pF}{0.0163 \ pF} = 6.1349$$

όπου 0,1 η χωρητικότητα εξόδου του κυκλώματος.

Τελικά βρίσκουμε ότι 
$$tnand = 23.6 \ psec + 16.3 \ \frac{fF}{gate} 6.1349 \times 0.9419 \ \frac{ns}{pF} = 117.79 \ psec$$
.

Συνολικά, η καθυστέρηση της διαδρομής είναι 117,79+76,14=193,93 psec.

## Κλάδος Β->F:

Για την ΝΑΝΟ Χ4, (πρώτο στάδιο) που εισέρχεται ο ακροδέκτης Β, λαμβάνουμε:

Cin=0,01636pF Delay1=0,0295nsec Delay2=0,0181nsec Kload1=1,638 Kload2=0,7210

άρα υπολογίζουμε:

$$p = \frac{(0,0295+0,0181)}{2} = 23,6 \ psec$$

$$Kload = \frac{(1,1638+0,72)}{2} = 0,9419$$

$$h = \frac{0.0158 \, pF}{0.0163 \, pF} = 0.9693$$

όπου 0,0158 η χωρητικότητα εισόδου του δεύτερου ακροδέκτη της πύλης NAND X4 που αποτελεί το επόμενο στάδιο.

Τελικά βρίσκουμε ότι 
$$tnand = 23.6 \ psec + 16.3 \ \frac{fF}{gate} 0.94253 \times 0.9693 \ \frac{ns}{pF} = 38.49 \ psec$$
 .

Παρόμοια, για την ΝΑΝΟ Χ4, (δεύτερο στάδιο) λαμβάνουμε:

Cin=0,01586pF Delay1=0,0395nsec Delay2=0,0235nsec Kload1=1,16371 Kload2=0,72

άρα υπολογίζουμε:

$$p = \frac{(0,0395+0,0235)}{2} = 31,5 \ psec$$

$$Kload = \frac{(1,16371+0,72)}{2} = 0,94235$$

$$h = \frac{0.1 \ pF}{0.0158 \ pF} = 6.329113924$$

Τελικά βρίσκουμε ότι  $tnand = 31,5 \ psec + 15,8 \frac{fF}{gate} 0,94235 \times 6,329113924 \frac{ns}{pF} = 125,735 \ psec$  .

Συνολικά, η καθυστέρηση της διαδρομής είναι 125,735+38,49=164,255 psec.

Θα υπολογίσουμε ξανά την ίδια διαδρομή για την περίπτωση όπου η πρώτη NAND είναι Χ1 και η δεύτερη NAND Χ4:

Για την ΝΑΝΟ Χ1, (πρώτο στάδιο) λαμβάνουμε:

Cin=0,0042pF Delay1=0,0313nsec Delay2=0,0195nsec Kload1=4,5288 Kload2=2,847

άρα υπολογίζουμε:

$$p = \frac{(0,0313+0,0195)}{2} = 25,4 \ psec$$

$$Kload = \frac{(4,5288+2,847)}{2} = 3,6879$$

$$h = \frac{0.0158 \ pF}{0.0042 \ pF} = 3.761904762$$
.

Τελικά βρίσκουμε ότι  $tnand = 25.4 psec + 4.2 \frac{fF}{gate} 3.6879 \times 3.76 \frac{ns}{pF} = 83.66 psec$ .

Για την δεύτερη πύλη έχουμε υπολογίσει από πριν την καθυστέρηση, η οποία δεν μεταβάλλεται σε αυτή την περίπτωση και ισούται με 125,735

Η συνολική καθυστέρηση της διαδρομής προκύπτει ως άθροισμα των παραπάνω: 125,735+83,66=209,40382 psec. .

Συμπεραίνουμε ότι η καθυστέρηση που εισάγεται όταν χρησιμοποιούμε ίδιες πύλες, είναι μικρότερη.