2018 年全国硕士研究生招生考试计算机学科专业基础试题之

计算机组成原理科目试题

学号：_____　　班级：_____　　姓名：_____

一、单项选择题

第 01~40 小题，每小题 2 分，共 80 分。下列每题给出的四个选项中，只有一个选项最符合试题要求。

12. 冯·诺依曼结构计算机数据采用二进制编码表示，其主要原因是（ D ）。

I. 二进制的运算规则简单

II. 制造两个稳态的物理器件较容易

III. 便于用逻辑门电路实现算术运算

A. 仅 I 和 II

B. 仅 I 和 III

C. 仅 II 和 III

D. I、II 和 III

13. 假定带符号整数采用补码表示，若 int 型变量 x 和 y 的机器数分别是 FFFFFFDFH 和 00000041H，则 x、y 的值以及 x-y 的机器数分别是（ C ）。

A. x=-65，y=41，x-y 的机器数溢出

B. x=-33，y=65，x-y 的机器数为 FFFF FF9DH

C. x=-33，y=65，x-y 的机器数为 FFFF FF9EH

D. x=-65，y=41，x-y 的机器数为 FFFF FF96H

14. IEEE 754 单精度浮点格式表示的数中，最小的规格化正数是（ A ）。

A. 1.0×2^{-126}

B. 1.0×2^{-127}

C. 1.0×2^{-128}

D. 1.0×2^{-149}

15. 某 32 位计算机按字节编址，采用小端（Little Endian）方式。若语句“int i=0;”对应指令的机器码为“C7 45 FC 00 00 00 00”，则语句“int i=-64;”对应指令的机器代码是（ A ）。

A. C7 45 FC C0 FF FF FF

B. C7 45 FC 0C FF FF FF

C. C7 45 FC FF FF FF C0

D. C7 45 FC FF FF FF 0C

16. 整数 x 的机器数为 1101 1000，分别对 x 进行逻辑右移 1 位和算术右移 1 位操作，得到的机器数分别是（ B ）。

A. 1110 1100，1110 1100

B. 0110 1100，1110 1100

C. 1110 1100，0110 1100

D. 0110 1100，0110 1100

17. 假定 DRAM 芯片中存储阵列的行数为 r、列数为 c，对于一个 2K×1 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减小刷新开销，则 r、c 的取值分别是（ C ）。

A. 2048、1

B. 64、32

C. 32、64

D. 1、2048

18. 按字节编址的计算机中，某 double 型数组 A 的首地址为 2000H，使用变址寻址和循环结构访问数组 A，保存数组下标的变址寄存器初值为 0，每次循环取一个数组元素，其偏移地址为变址值乘以 sizeof(double)，取完后变址寄存器内容自动加 1。若某次循环所取元素的地址为 2100H，则进入该次循环时变址寄存器的内容是（ B ）。

A. 25

B. 32

C. 64

D. 100

19. 减法指令“sub R1,R2,R3”的功能为“(R1)-(R2)→R3”，该指令执行后将生成进位/借位标志 CF 和溢出标志 OF。若(R1)=FFFF FFFFH，(R2)=FFFF FFF0H，则该减法指令执行后，CF 与 OF 分别为（ A ）。

A）CF=0，OF=0

B）CF=1，OF=0

C）CF=0，OF=1

D）CF=1，OF=1

20. 若某计算机最复杂指令的执行需要完成 5 个子功能，分别由功能部件 A~E 实现，各功能部件所需时间分别为 80ps、50ps、50ps、70ps 和 50ps，采用流水线方式执行指令，流水段寄存器延时为 20ps，则 CPU 时钟周期至少为（ D ）。

A. 60ps

B. 70ps

C. 80ps

D. 100ps

21. 下列选项中，可提高同步总线数据传输率的是（ B ）。

I. 增加总线宽度

II. 提高总线工作频率

III. 支持突发传输

IV. 采用地址/数据线复用

A. 仅 I 和 II

B. 仅 I、II 和 III

C. 仅 III 和 IV

D. I、II、III 和 IV

22. 下列关于外部 I/O 中断的叙述中，正确的是（ C ）。

A. 中断控制器按所接收中断请求的先后次序进行中断优先级排队

B. CPU 响应中断时，通过执行中断隐指令完成通用寄存器的保护

C. CPU 只有在处于中断允许状态时，才能响应外部设备的中断请求

D. 有中断请求时，CPU 立即暂停当前指令执行，转去执行中断服务程序

二、综合应用题

第 41~47 小题，共 70 分。

43. （8 分）假定计算机的主频为 500MHz，CPI 为 4。现有设备 A 和 B，其数据传输速率分别为 2MBps 和 40MBps，对应 I/O 接口中各有一个 32 位数据缓冲寄存器。请回答下列问题，要求给出计算过程。

1）若设备 A 采用定时查询 I/O 方式，每次输入/输出都至少执行 10 条指令。设备 A 最多间隔多长时间查询一次才能不丢失数据？CPU 用于设备 A 输入/输出的时间占 CPU 总时间的百分比至少是多少？

解：程序定时向缓存端口查询数据，由于缓存端口大小有限，必须在传输完端口大小的数据时访问端口，以防止部分数据未被及时读取而丢失。设备 A 准备 32 位数据所用的时间为 4B/2MB=2μs，所以最多每隔 2μs 必须查询一次，每秒的查询次数至少是 1s/2μs=5× 10^5，每秒 CPU 用于设备 A 输入/输出的时间至少为$5\times10^5\times10\times4=2\times10^7$个时钟周期，占整个 CPU 时间的百分比至少是$2\times10^7/500M=4\%$。

2）在中断 I/O 方式下，若每次中断响应和中断处理的总时钟周期数至少为 400，则设备 B 能否采用中断 I/O 方式？为什么？

解：中断响应和中断处理的时间为 400×(1/500M)=0.8μs，这时只需判断设备 B 准备 32 位数据要多久，如果准备数据的时间小于中断响应和中断处理的时间，那么数据就会被刷新，造成丢失。经过计算，设备 B 准备 32 位数据所用的时间为 4B/40MB=0.1μs，因此设备 B 不适合采用中断 I/O 方式。

3）若设备 B 采用 DMA 方式，每次 DMA 传送的数据块大小为 1000B，CPU 用于 DMA 预处理和后处理的总时钟周期数为 500，则 CPU 用于设备 B 输入/输出的时间占 CPU 总时间的百分比最大是多少？

解：在 DMA 方式中，只有预处理和后处理需要 CPU 处理，数据的传送过程是由 DMA 控制的。设备 B 每秒的 DMA 次数最多为 40MB/1000B=40000，CPU 用于设备 B 输入/输出的时间最多为 40000×500=2×10^7个时钟周期，占 CPU 总时间的百分比最大为$2\times10^7/500M=4\%$。

44. （15 分）某计算机采用页式虚拟存储管理方式，按字节编址。CPU 进行存储访问的过程如题 44 图所示。



题 44 题

根据题 44 图回答下列问题。

1）主存物理地址占多少位？

解：物理地址由实页号和页内地址拼接，因此其位数为 16+12=28 或直接可得 20+3+5=28。

2）TLB 采用什么映射方式？TLB 是用 SRAM 还是用 DRAM 实现的？

解：TLB 采用全相联映射，可以把页表内容调入任一块空 TLB 项中，TLB 中每项都有一个比较器，没有映射规则，只要空闲就行。TLB 采用静态存储器 SRAM，读写速度快，但成本高，多用于容量较小的高速缓冲存储器。

3）Cache 采用什么映射方式？若 Cache 采用 LRU 替换算法和回写（Write Back）策略，则 Cache 每行中除数据（Data）、Tag 和有效位，还应有哪些附加位？Cache 的总容量是多少？Cache 中有效位的作用是什么？

解：从图中可以看到，Cache 中每组有两行，故采用 2 路组相联映射方式。因为是 2 路组相联并采用 LRU 替换算法，所以每行（或每组）需要 1 位 LRU 位；因为采用回写策略，所以每行有 1 位修改位（脏位），根据脏位判断数据是否被更新，若脏位为 1 则需要写回内存。

28 位物理地址中 Tag 字段占 20 位，组索引字段占 3 位，块内偏移地址占

5 位，故 Cache 共有2^3=8 组，每组 2 行，每行有2^5=32B，故 Cache 总容量为$8 \times 2 \times (20 + 1 + 1 + 1 + 32 \times 8) = 4464$位=558 字节。

Cache 中有效位用来指出所在 Cache 行中的信息是否有效。

4）若 CPU 给出的虚拟地址为 0008 C040H，则对应的物理地址是多少？是否在 Cache 中命中？说明理由。若 CPU 给出的虚拟地址为 0007 C260H，则该地址所在主存块映射到的 Cache 组号是多少？

解：虚拟地址分为两部分：虚页号、页内地址；物理地址分为两部分：实页号、页内地址。利用虚拟地址的虚页号部分去查找 TLB 表（缺失时从页表调入），将实页号取出后和虚拟地址的页内地址拼接，就形成了物理地址。虚页号 0008CH 恰好在 TLB 表中对应实页号 0040H（有效位为 1，说明存在），虚拟地址的后 3 位为页内地址 040H，则对应的物理地址是 0040040H。

物理地址为 0040040H，其中高 20 位 00400H 为标志字段，低 5 位 00000B 为块内偏移量，中间 3 位 010B 为组号 2，因此将 00400H 与 Cache 中的第 2 组两行中的标志字段同时比较，可以看出，虽然有一 Cache 行中的标志字段与 00400H 相等，但对应的有效位为 0，而另一 Cache 行的标志字段与 00400H 不相等，故访问 Cache 不命中。

因为物理地址的低 12 位与虚拟地址低 12 位相同，即为 0010 0110 0000B。根据物理地址的结构，物理地址的后八位 0110 0000B 的前三位 011B 是组号，因此该地址所在的主存映射到 Cache 的组号为 3。